本申請(qǐng)要求于2015年8月31日提交至韓國(guó)專利局的韓國(guó)申請(qǐng)No.10-2015-0123095的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明各種實(shí)施例總體而言涉及半導(dǎo)體集成電路，尤其涉及一種半導(dǎo)體系統(tǒng)及其控制方法

背景技術(shù)：

可以將半導(dǎo)體裝置耦接到控制器?？刂破骺梢员慌渲贸煽刂瓢雽?dǎo)體裝置。通常，半導(dǎo)體系統(tǒng)可以包括半導(dǎo)體裝置和控制器。

由于關(guān)于半導(dǎo)體系統(tǒng)的高速趨勢(shì)，半導(dǎo)體裝置和控制器也可以被設(shè)計(jì)為具有高處理速率。

為了加速半導(dǎo)體系統(tǒng)，已對(duì)半導(dǎo)體裝置和控制器的高速運(yùn)行以及半導(dǎo)體裝置和控制器的高速信號(hào)處理進(jìn)行了研究，并且該研究還將持續(xù)進(jìn)行。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)一實(shí)施例，可以提供一種半導(dǎo)體系統(tǒng)。所述半導(dǎo)體系統(tǒng)可以包括控制器和電耦接到所述控制器的緩沖芯片。所述半導(dǎo)體系統(tǒng)可以包括電耦接到所述緩沖芯片的多個(gè)存儲(chǔ)芯片。所述緩沖芯片可以被配置成對(duì)從所述多個(gè)存儲(chǔ)芯片之中的至少一對(duì)存儲(chǔ)芯片輸出的數(shù)據(jù)執(zhí)行邏輯運(yùn)算并向所述控制器輸出所述邏輯運(yùn)算結(jié)果或向所述多個(gè)存儲(chǔ)芯片之中除了輸出所述數(shù)據(jù)的所述至少一對(duì)存儲(chǔ)芯片以外的其它存儲(chǔ)芯片提供所述邏輯運(yùn)算結(jié)果。

根據(jù)一實(shí)施例，可以提供一種控制半導(dǎo)體系統(tǒng)的方法。所述方法可以包括從第一存儲(chǔ)芯片輸出數(shù)據(jù)以及從第二存儲(chǔ)芯片輸出數(shù)據(jù)。所述方法可以包括確定是否執(zhí)行運(yùn)算。所述方法可以包括：當(dāng)確定為不執(zhí)行所述運(yùn)算時(shí)，向控制器提供從所述第一存儲(chǔ)芯片輸出的數(shù)據(jù)和從所述第二存儲(chǔ)芯片輸出的數(shù)據(jù)。所述方法可以包括：當(dāng)確定為執(zhí)行所述運(yùn)算時(shí)，對(duì)從所述第一存儲(chǔ)芯片輸出的數(shù)據(jù)和從所述第二存儲(chǔ)芯片輸出的數(shù)據(jù)執(zhí)行第一運(yùn)算和第二運(yùn)算。所述方法可以包括選擇所述第一運(yùn)算和所述第二運(yùn)算的結(jié)果將被傳送到的存儲(chǔ)芯片。

根據(jù)一實(shí)施例，可以提供一種半導(dǎo)體系統(tǒng)。所述半導(dǎo)體系統(tǒng)可以包括控制器和電耦接到所述控制器的緩沖芯片。所述半導(dǎo)體系統(tǒng)可以包括電耦接到所述緩沖芯片的多個(gè)存儲(chǔ)芯片，其中每個(gè)存儲(chǔ)芯片包括至少一個(gè)芯片數(shù)據(jù)端子。所述緩沖芯片可以被配置成對(duì)從所述多個(gè)存儲(chǔ)芯片之中的至少一對(duì)芯片數(shù)據(jù)端子輸出的數(shù)據(jù)執(zhí)行邏輯運(yùn)算，并向所述控制器輸出所述邏輯運(yùn)算結(jié)果或向所述多個(gè)存儲(chǔ)芯片之中除了輸出所述數(shù)據(jù)的所述至少一對(duì)芯片數(shù)據(jù)端子以外的其它芯片數(shù)據(jù)端子提供所述邏輯運(yùn)算結(jié)果。

根據(jù)一實(shí)施例，可以提供一種控制半導(dǎo)體系統(tǒng)的方法。所述方法可以包括從第一數(shù)據(jù)芯片端子和第二數(shù)據(jù)芯片端子輸出數(shù)據(jù)。所述方法可以包括確定是否執(zhí)行運(yùn)算。所述方法可以包括：當(dāng)確定為不執(zhí)行所述運(yùn)算時(shí)，向控制器提供從所述第一數(shù)據(jù)芯片端子輸出的數(shù)據(jù)和從所述第二數(shù)據(jù)芯片端子輸出的數(shù)據(jù)。所述方法可以包括：當(dāng)確定為執(zhí)行所述運(yùn)算時(shí)，對(duì)從所述第一數(shù)據(jù)芯片端子輸出的數(shù)據(jù)和從所述第二數(shù)據(jù)芯片端子輸出的數(shù)據(jù)執(zhí)行第一運(yùn)算和第二運(yùn)算。所述方法可以包括選擇所述第一運(yùn)算和所述第二運(yùn)算的結(jié)果將被傳送到的數(shù)據(jù)芯片端子。

附圖說(shuō)明

圖1為配置圖，示出根據(jù)一實(shí)施例的半導(dǎo)體系統(tǒng)的一個(gè)示例代表；

圖2為示出圖1的半導(dǎo)體系統(tǒng)的緩沖芯片和存儲(chǔ)芯片的配置的一個(gè)示例代表的圖；

圖3為配置圖，示出圖2的第一運(yùn)算控制器的一個(gè)示例代表；

圖4為配置圖，示出圖2的第一輸入/輸出(I/O)控制器的一個(gè)示例代表；

圖5為配置圖，示出圖2的第一信道數(shù)據(jù)傳送電路的一個(gè)示例代表；

圖6為示出圖1的半導(dǎo)體系統(tǒng)的緩沖芯片和存儲(chǔ)芯片的配置的一個(gè)示例代表的圖；

圖7為流程圖，示出根據(jù)一實(shí)施例的半導(dǎo)體系統(tǒng)的控制方法的一個(gè)示例代表。

具體實(shí)施方式

下文將參照附圖描述例示性實(shí)施例。本文中參照橫截面圖描述本發(fā)明的例示性實(shí)施例，所述橫截面圖為例示性實(shí)施例(和中間結(jié)構(gòu))的示意圖。照此，將預(yù)料到由于例如制造技術(shù)和/或公差引起的示圖形狀的變化。因此，例示性實(shí)施例不應(yīng)被理解為局限于本 文示出的區(qū)域的特殊形狀，而是可以包括由于例如制造引起的形狀的偏差。在附圖中，為清晰起見，可以放大層和區(qū)域的長(zhǎng)度和尺寸。在附圖中相似的附圖標(biāo)記表示相似的元件。還應(yīng)理解，當(dāng)層被稱為位于其它層或襯底“上”時(shí)，其可以直接位于其它層或襯底上，或者也可以存在介入層。

盡管將示出和描述幾個(gè)實(shí)施例，但是本領(lǐng)域的普通技術(shù)人員將理解，可以對(duì)這些例示性實(shí)施例做出改變，而不背離本發(fā)明的原理和精神。

參照?qǐng)D1，根據(jù)一實(shí)施例的半導(dǎo)體系統(tǒng)可以包括控制器100、緩沖芯片200和第一至第四存儲(chǔ)芯片310、320、330和340。圖1示出第一至第四存儲(chǔ)芯片310至340，即，四個(gè)存儲(chǔ)芯片，但是存儲(chǔ)芯片的數(shù)量非局限于此。參照?qǐng)D1，第一至第四存儲(chǔ)芯片310、320、330和340層疊在緩沖芯片200上。然而，第一至第四存儲(chǔ)芯片310、320、330和340和緩沖芯片可以不同地定位，并且其中的一些或全部可以非彼此層疊。

控制器100可以電耦接到緩沖芯片200。控制器100可以向緩沖芯片200提供多個(gè)控制信號(hào)CTRL，并且控制器100可以向緩沖芯片200傳遞數(shù)據(jù)或從緩沖芯片200接收數(shù)據(jù)DATA。

緩沖芯片200可以安置在控制器100和第一至第四存儲(chǔ)芯片310至340之間，并且緩沖芯片200可以電耦接到控制器100和第一至第四存儲(chǔ)芯片310至340。緩沖芯片200可以向第一至第四存儲(chǔ)芯片310至340傳送從控制器100提供的所述多個(gè)控制信號(hào)CTRL和數(shù)據(jù)DATA，并將從第一至第四存儲(chǔ)芯片310至340輸出的數(shù)據(jù)DATA傳送到控制器100。在一個(gè)實(shí)施例中，緩沖芯片200可以電耦接在控制器100和第一至第四存儲(chǔ)芯片310至340之間。

第一至第四存儲(chǔ)芯片310至340可以執(zhí)行對(duì)應(yīng)于通過(guò)緩沖芯片200從控制器100傳送的所述多個(gè)控制信號(hào)CTRL的操作，并且可以執(zhí)行將數(shù)據(jù)DATA儲(chǔ)存于其中的操作以及從其中輸出儲(chǔ)存的數(shù)據(jù)的操作。

根據(jù)一實(shí)施例的半導(dǎo)體系統(tǒng)可以包括緩沖芯片200。緩沖芯片200可以被配置成將從第一至第四存儲(chǔ)芯片310至340輸出的數(shù)據(jù)傳送到控制器100，或?qū)牡谝恢恋谒拇鎯?chǔ)芯片310至340中的一個(gè)輸出的數(shù)據(jù)傳送到其它存儲(chǔ)芯片。緩沖芯片200可以被配置成對(duì)從第一至第四存儲(chǔ)芯片輸出的數(shù)據(jù)執(zhí)行邏輯運(yùn)算并將邏輯運(yùn)算結(jié)果傳送到控制器100或存儲(chǔ)芯片310至340中的一個(gè)。邏輯運(yùn)算可以包括，例如但非局限于，對(duì)數(shù)據(jù)的如加法、減法、乘法和除法等的運(yùn)算。

圖2示出根據(jù)一實(shí)施例的半導(dǎo)體系統(tǒng)的緩沖芯片200和存儲(chǔ)芯片310至340的配置 的一個(gè)示例代表。

緩沖芯片200可以電耦接到第一至第四存儲(chǔ)芯片310至340。例如，緩沖芯片200可以電耦接到第一存儲(chǔ)芯片310的第一芯片數(shù)據(jù)輸入/輸出(I/O)端子CH1DQ、第二存儲(chǔ)芯片320的第二芯片數(shù)據(jù)I/O端子CH2DQ、第三存儲(chǔ)芯片330的第三芯片數(shù)據(jù)I/O端子CH3DQ和第四存儲(chǔ)芯片340的第四芯片數(shù)據(jù)I/O端子CH4DQ。在本示例中，第一存儲(chǔ)芯片310可以通過(guò)第一芯片數(shù)據(jù)I/O端子CH1DQ輸入和輸出數(shù)據(jù)。第二存儲(chǔ)芯片320可以通過(guò)第二芯片數(shù)據(jù)I/O端子CH2DQ輸入和輸出數(shù)據(jù)。第三存儲(chǔ)芯片330可以通過(guò)第三芯片數(shù)據(jù)I/O端子CH3DQ輸入和輸出數(shù)據(jù)。第四存儲(chǔ)芯片340可以通過(guò)第四芯片數(shù)據(jù)I/O端子CH4DQ輸入和輸出數(shù)據(jù)。

參照?qǐng)D2，緩沖芯片200可以包括第一和第二運(yùn)算控制器211和212、第一至第四I/O控制器221、222、223和224以及第一和第二信道數(shù)據(jù)傳送電路231和232。

響應(yīng)于第一和第二芯片讀取信號(hào)RD1和RD2、第一和第二芯片寫入信號(hào)WR1和WR2以及運(yùn)算讀取信號(hào)OP_read，第一運(yùn)算控制器211可以將從第一存儲(chǔ)芯片310接收的數(shù)據(jù)和從第二存儲(chǔ)芯片320接收的數(shù)據(jù)輸出為第一芯片備用數(shù)據(jù)CH1_dp和第二芯片備用數(shù)據(jù)CH2_dp，或者可以對(duì)從第一存儲(chǔ)芯片310接收的數(shù)據(jù)和從第二存儲(chǔ)芯片320接收的數(shù)據(jù)執(zhí)行邏輯運(yùn)算并輸出邏輯運(yùn)算結(jié)果作為第一芯片備用數(shù)據(jù)CH1_dp和第二芯片備用數(shù)據(jù)CH2_dp。響應(yīng)于第一和第二芯片讀取信號(hào)RD1和RD2、第一和第二芯片寫入信號(hào)WR1和WR2以及運(yùn)算讀取信號(hào)OP_read，第一運(yùn)算控制器211可以向第一和第二存儲(chǔ)芯片310和320輸出從第一和第二I/O控制器221和222輸入的第一芯片備用數(shù)據(jù)CH1_dp和第二芯片備用數(shù)據(jù)CH2_dp。例如，當(dāng)使能第一和第二芯片讀取信號(hào)RD1和RD2時(shí)，第一運(yùn)算控制器211可以輸出從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)作為第一芯片備用數(shù)據(jù)CH1_dp和第二芯片備用數(shù)據(jù)CH2_dp。當(dāng)使能第一和第二芯片讀取信號(hào)RD1和RD2并使能運(yùn)算讀取信號(hào)OP_read時(shí)，第一運(yùn)算控制器211可以對(duì)從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)執(zhí)行第一邏輯運(yùn)算并輸出第一邏輯運(yùn)算結(jié)果作為第一芯片備用數(shù)據(jù)CH1_dp，并對(duì)從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)執(zhí)行第二邏輯運(yùn)算并輸出第二邏輯運(yùn)算結(jié)果作為第二芯片備用數(shù)據(jù)CH2_dp。當(dāng)使能第一和第二芯片寫入信號(hào)WR1和WR2時(shí)，第一運(yùn)算控制器211可以向第一和第二存儲(chǔ)芯片310和320輸出從第一I/O控制器221接收的第一芯片備用數(shù)據(jù)CH1_dp和從第二I/O控制器222接收的第二芯片備用數(shù)據(jù)CH2_dp。

響應(yīng)于第三和第四芯片讀取信號(hào)RD3和RD4、第三和第四芯片寫入信號(hào)WR3和WR4以及運(yùn)算讀取信號(hào)OP_read，第二運(yùn)算控制器212可以輸出從第三存儲(chǔ)芯片330接 收的數(shù)據(jù)和從第四存儲(chǔ)芯片340接收的數(shù)據(jù)作為第三芯片備用數(shù)據(jù)CH3_dp和第四芯片備用數(shù)據(jù)CH4_dp，或者可以對(duì)從第三存儲(chǔ)芯片330接收的數(shù)據(jù)和從第四存儲(chǔ)芯片340接收的數(shù)據(jù)執(zhí)行邏輯運(yùn)算并輸出邏輯運(yùn)算結(jié)果作為第三芯片備用數(shù)據(jù)CH3_dp和第四芯片備用數(shù)據(jù)CH4_dp。響應(yīng)于第三和第四芯片讀取信號(hào)RD3和RD4、第三和第四芯片寫入信號(hào)WR3和WR4以及運(yùn)算讀取信號(hào)OP_read，第二運(yùn)算控制器212可以向第三和第四存儲(chǔ)芯片330和340輸出從第三和第四I/O控制器223和224輸入的第三芯片備用數(shù)據(jù)CH3_dp和第四芯片備用數(shù)據(jù)CH4_dp。例如，當(dāng)使能第三和第四芯片讀取信號(hào)RD3和RD4時(shí)，第二運(yùn)算控制器212可以輸出從第三存儲(chǔ)芯片330輸出的數(shù)據(jù)和從第四存儲(chǔ)芯片340輸出的數(shù)據(jù)作為第三芯片備用數(shù)據(jù)CH3_dp和第四芯片備用數(shù)據(jù)CH4_dp。當(dāng)使能第三和第四芯片讀取信號(hào)RD3和RD4并使能運(yùn)算讀取信號(hào)OP_read時(shí)，第二運(yùn)算控制器212可以對(duì)從第三存儲(chǔ)芯片330輸出的數(shù)據(jù)和從第四存儲(chǔ)芯片340輸出的數(shù)據(jù)執(zhí)行第一邏輯運(yùn)算并輸出第一邏輯運(yùn)算結(jié)果作為第三芯片備用數(shù)據(jù)CH3_dp，并且對(duì)從第三存儲(chǔ)芯片330輸出的數(shù)據(jù)和從第四存儲(chǔ)芯片340輸出的數(shù)據(jù)執(zhí)行第二邏輯運(yùn)算并輸出第二邏輯運(yùn)算結(jié)果作為第四芯片備用數(shù)據(jù)CH4_dp。當(dāng)使能第三和第四芯片寫入信號(hào)WR3和WR4時(shí)，第二運(yùn)算控制器212可以向第三和第四存儲(chǔ)芯片330和340輸出從第三I/O控制器223接收的第三芯片備用數(shù)據(jù)CH3_dp和從第四I/O控制器224接收的第四芯片備用數(shù)據(jù)CH4_dp。

響應(yīng)于第一芯片讀取信號(hào)RD1和第一芯片寫入信號(hào)WR1，第一I/O控制器221可以輸出第一芯片數(shù)據(jù)CH1_DATA作為第一芯片備用數(shù)據(jù)CH1_dp或輸出第一芯片備用數(shù)據(jù)CH1_dp作為第一芯片數(shù)據(jù)CH1_數(shù)據(jù)。例如，當(dāng)使能第一芯片寫入信號(hào)WR1時(shí)，第一I/O控制器221可以輸出第一芯片數(shù)據(jù)CH1_DATA作為第一芯片備用數(shù)據(jù)CH1_dp。當(dāng)使能第一芯片讀取信號(hào)RD1時(shí)，第一I/O控制器221可以輸出第一芯片備用數(shù)據(jù)CH1_dp作為第一芯片數(shù)據(jù)CH1_DATA。在本示例中，第一芯片備用數(shù)據(jù)CH1_dp可以表示在第一運(yùn)算控制器211和第一I/O控制器221之間交換的數(shù)據(jù)，而第一芯片數(shù)據(jù)CH1_DATA可以表示在第一I/O控制器221和控制器(參看圖1的100)之間交換的數(shù)據(jù)。

響應(yīng)于第二芯片讀取信號(hào)RD2和第二芯片寫入信號(hào)WR2，第二I/O控制器222可以輸出第二芯片數(shù)據(jù)CH2_DATA作為第二芯片備用數(shù)據(jù)CH2_dp，或輸出第二芯片備用數(shù)據(jù)CH2_dp作為第二芯片數(shù)據(jù)CH2_DATA。例如，當(dāng)使能第二芯片寫入信號(hào)WR2時(shí)，第二I/O控制器222可以輸出第二芯片數(shù)據(jù)CH2_DATA作為第二芯片備用數(shù)據(jù)CH2_dp。當(dāng)使能第二芯片讀取信號(hào)RD2時(shí)，第二I/O控制器222可以輸出第二芯片備用數(shù)據(jù)CH2_dp作為第二芯片數(shù)據(jù)CH2_DATA。在本示例中，第二芯片備用數(shù)據(jù)CH2_dp可以表示在第一運(yùn)算控制器211和第二I/O控制器222之間交換的數(shù)據(jù)，而第二芯片數(shù)據(jù) CH2_DATA可以表示在第二I/O控制器222和控制器100之間交換的數(shù)據(jù)。

響應(yīng)于第三芯片讀取信號(hào)RD3和第三芯片寫入信號(hào)WR3，第三I/O控制器223可以輸出第三芯片數(shù)據(jù)CH3_DATA作為第三芯片備用數(shù)據(jù)CH3_dp，或輸出第三芯片備用數(shù)據(jù)CH3_dp作為第三芯片數(shù)據(jù)CH3_DATA。例如，當(dāng)使能第三芯片寫入信號(hào)WR3時(shí)，第三I/O控制器223可以輸出第三芯片數(shù)據(jù)CH3_DATA作為第三芯片備用數(shù)據(jù)CH3_dp。當(dāng)使能第三芯片讀取信號(hào)RD3時(shí)，第三I/O控制器223可以輸出第三芯片備用數(shù)據(jù)CH3_dp作為第三芯片數(shù)據(jù)CH3_DATA。在本示例中，第三芯片備用數(shù)據(jù)CH3_dp可以表示在第二運(yùn)算控制器212和第三I/O控制器223之間交換的數(shù)據(jù)，而第三芯片數(shù)據(jù)CH3_DATA可以表示在第三I/O控制器223和控制器100之間交換的數(shù)據(jù)。

響應(yīng)于第四芯片讀取信號(hào)RD4和第四芯片寫入信號(hào)WR4，第四I/O控制器224可以輸出第四芯片數(shù)據(jù)CH4_DATA作為第四芯片備用數(shù)據(jù)CH4_dp，或輸出第四芯片備用數(shù)據(jù)CH4_dp作為第四芯片數(shù)據(jù)CH4_DATA。例如，當(dāng)使能第四芯片寫入信號(hào)WR4時(shí)，第四I/O控制器224可以輸出第四芯片數(shù)據(jù)CH4_DATA作為第四芯片備用數(shù)據(jù)CH4_dp。當(dāng)使能第四芯片讀取信號(hào)RD4時(shí)，第四I/O控制器224可以輸出第四芯片備用數(shù)據(jù)CH4_dp作為第四芯片數(shù)據(jù)CH4_DATA。在本示例中，第四芯片備用數(shù)據(jù)CH4_dp可以表示在第二運(yùn)算控制器212和第四I/O控制器224之間交換的數(shù)據(jù)，而第四芯片數(shù)據(jù)CH4_DATA可以表示在第四I/O控制器224和控制器100之間交換的數(shù)據(jù)。

響應(yīng)于第一和第三芯片傳送信號(hào)TRANS1和TRANS3，第一信道數(shù)據(jù)傳送電路231可以輸出第一芯片備用數(shù)據(jù)CH1_dp作為第三芯片備用數(shù)據(jù)CH3_dp，或輸出第三芯片備用數(shù)據(jù)CH3_dp作為第一芯片備用數(shù)據(jù)CH1_dp。例如，當(dāng)使能第一芯片傳送信號(hào)TRANS1時(shí)，第一信道數(shù)據(jù)傳送電路231可以向第二運(yùn)算控制器212和第三I/O控制器223傳送第一芯片備用數(shù)據(jù)CH1_dp作為第三芯片備用數(shù)據(jù)CH3_dp。當(dāng)使能第三芯片傳送信號(hào)TRANS3時(shí)，第一信道數(shù)據(jù)傳送電路231可以向第一運(yùn)算控制器211和第一I/O控制器221傳送第三芯片備用數(shù)據(jù)CH3_dp作為第一芯片備用數(shù)據(jù)CH1_dp。

響應(yīng)于第二和第四芯片傳送信號(hào)TRANS2和TRANS4，第二信道數(shù)據(jù)傳送電路232可以輸出第二芯片備用數(shù)據(jù)CH2_dp作為第四芯片備用數(shù)據(jù)CH4_dp或輸出第四芯片備用數(shù)據(jù)CH4_dp作為第二芯片備用數(shù)據(jù)CH2_dp。例如，當(dāng)使能第二芯片傳送信號(hào)TRANS2時(shí)，第二信道數(shù)據(jù)傳送電路232可以向第二運(yùn)算控制器212和第四I/O控制器224傳送第二芯片備用數(shù)據(jù)CH2_dp作為第四芯片備用數(shù)據(jù)CH4_dp。當(dāng)使能第四芯片傳送信號(hào)TRANS4時(shí)，第二信道數(shù)據(jù)傳送電路232可以向第一運(yùn)算控制器211和第二I/O控制器222傳送第四芯片備用數(shù)據(jù)CH4_dp作為第二芯片備用數(shù)據(jù)CH2_dp。

參照?qǐng)D3，第一運(yùn)算控制器211可以包括第一至第四驅(qū)動(dòng)器DR1、DR2、DR3和DR4、第一和第二復(fù)用器MUX1和MUX2、第一邏輯運(yùn)算元件XOR和第二邏輯運(yùn)算元件AND。

當(dāng)使能第一芯片寫入信號(hào)WR1時(shí)，第一驅(qū)動(dòng)器DR1可以被激活并向第一存儲(chǔ)芯片310的第一芯片數(shù)據(jù)I/O端子CH1DQ輸出第一芯片備用數(shù)據(jù)CH1_dp。

當(dāng)使能第二芯片寫入信號(hào)WR2時(shí)，第二驅(qū)動(dòng)器DR1可以被激活并向第二存儲(chǔ)芯片320的第二芯片數(shù)據(jù)I/O端子CH2DQ輸出第二芯片備用數(shù)據(jù)CH2_dp。

第一邏輯運(yùn)算元件XOR可以對(duì)從第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的數(shù)據(jù)和從第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的數(shù)據(jù)執(zhí)行第一邏輯運(yùn)算并輸出第一邏輯運(yùn)算結(jié)果。例如，第一邏輯運(yùn)算元件XOR可以包括“異或”(XOR)門。當(dāng)從第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的數(shù)據(jù)與從第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的數(shù)據(jù)相同時(shí)，第一邏輯運(yùn)算元件XOR可以輸出低電平的輸出信號(hào)，而當(dāng)從第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的數(shù)據(jù)不同于從第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的數(shù)據(jù)時(shí)，其輸出高電平的輸出信號(hào)。

第二邏輯運(yùn)算元件AND可以對(duì)從第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的數(shù)據(jù)和從第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的數(shù)據(jù)執(zhí)行第二邏輯運(yùn)算并輸出第二邏輯運(yùn)算結(jié)果。例如，第二邏輯運(yùn)算元件AND可以包括“與”門。當(dāng)從第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的數(shù)據(jù)和從第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的數(shù)據(jù)處于高電平時(shí)，第二邏輯運(yùn)算元件AND可以輸出高電平的輸出信號(hào)，而當(dāng)從第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的數(shù)據(jù)和從第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的數(shù)據(jù)中的任一種處于低電平時(shí)，其輸出低電平的輸出信號(hào)。

響應(yīng)于運(yùn)算讀取信號(hào)OP_read，第一復(fù)用器MUX1可以輸出第一邏輯運(yùn)算元件XOR的輸出信號(hào)和第一芯片數(shù)據(jù)I/O端子CH1DQ的輸出信號(hào)中的一種。例如，當(dāng)使能運(yùn)算讀取信號(hào)OP_read時(shí)，第一復(fù)用器MUX1可以輸出第一邏輯運(yùn)算元件XOR的輸出信號(hào)作為輸出信號(hào)。當(dāng)禁止運(yùn)算讀取信號(hào)OP_read時(shí)，第一復(fù)用器MUX1可以輸出從第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的信號(hào)作為輸出信號(hào)。

響應(yīng)于運(yùn)算讀取信號(hào)OP_read，第二復(fù)用器MUX2可以輸出第二邏輯運(yùn)算元件AND的輸出信號(hào)和第二芯片數(shù)據(jù)I/O端子CH2DQ的輸出信號(hào)中的一種。例如，當(dāng)使能運(yùn)算讀取信號(hào)OP_read時(shí)，第二復(fù)用器MUX2可以輸出第二邏輯運(yùn)算元件AND的輸出信號(hào)作為輸出信號(hào)。當(dāng)禁止運(yùn)算讀取信號(hào)OP_read時(shí)，第二復(fù)用器MUX2可以輸出從第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的信號(hào)作為輸出信號(hào)。

當(dāng)使能第一芯片讀取信號(hào)DR1時(shí)，第三驅(qū)動(dòng)器DR3可以被激活并輸出第一復(fù)用器MUX1的輸出信號(hào)作為第一芯片備用數(shù)據(jù)CH1_dp。

當(dāng)使能第二芯片讀取信號(hào)DR2時(shí)，第四驅(qū)動(dòng)器DR4可以被激活并輸出第二復(fù)用器MUX2的輸出信號(hào)作為第二芯片備用數(shù)據(jù)CH2_dp。

在第一存儲(chǔ)芯片310的寫入操作中，即，當(dāng)使能第一芯片寫入信號(hào)WR1時(shí)，根據(jù)一實(shí)施例的具有上述配置的第一運(yùn)算控制器211可以通過(guò)第一驅(qū)動(dòng)器DR1向第一芯片數(shù)據(jù)I/O端子CH1DQ提供第一芯片備用數(shù)據(jù)CH1_dp，并且第一存儲(chǔ)芯片310可以通過(guò)第一芯片數(shù)據(jù)I/O端子CH1DQ接收第一芯片備用數(shù)據(jù)CH1_dp作為數(shù)據(jù)。在第二存儲(chǔ)芯片320的寫入操作中，即，當(dāng)使能第二芯片寫入信號(hào)WR2時(shí)，第一運(yùn)算控制器211可以通過(guò)第二驅(qū)動(dòng)器DR2向第二芯片數(shù)據(jù)I/O端子CH2DQ提供第二芯片備用數(shù)據(jù)CH2_dp，并且第二存儲(chǔ)芯片320可以通過(guò)第二芯片數(shù)據(jù)I/O端子CH2DQ接收第二芯片備用數(shù)據(jù)CH2_dp作為數(shù)據(jù)。在第一存儲(chǔ)芯片310的讀取操作中，即，當(dāng)使能第一芯片讀取信號(hào)RD1并禁止運(yùn)算讀取信號(hào)OP_read時(shí)，第一運(yùn)算控制器211可以輸出從第一存儲(chǔ)芯片310的第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的數(shù)據(jù)作為第一芯片備用數(shù)據(jù)CH1_dp。在第二存儲(chǔ)芯片320的讀取操作中，即，當(dāng)使能第二芯片讀取信號(hào)RD2并禁止運(yùn)算讀取信號(hào)OP_read時(shí)，第一運(yùn)算控制器211可以輸出從第二存儲(chǔ)芯片320的第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的數(shù)據(jù)作為第二芯片備用數(shù)據(jù)CH2_dp。在運(yùn)算讀取操作中，即，當(dāng)使能第一和第二芯片讀取信號(hào)RD1和RD2并使能運(yùn)算讀取信號(hào)OP_read時(shí)，第一運(yùn)算控制器211可以對(duì)從第一存儲(chǔ)器310的第一芯片數(shù)據(jù)I/O端子CH1DQ輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320的第二芯片數(shù)據(jù)I/O端子CH2DQ輸出的數(shù)據(jù)執(zhí)行第一和第二邏輯運(yùn)算，并且可以輸出第一邏輯運(yùn)算結(jié)果作為第一芯片備用數(shù)據(jù)CH1_dp以及輸出第二邏輯運(yùn)算結(jié)果作為第二芯片備用數(shù)據(jù)CH2_dp。

第二運(yùn)算控制器212與第一運(yùn)算控制器211的不同之處在于，其輸入和輸出信號(hào)不同于第一運(yùn)算控制器211的輸入和輸出信號(hào)，但是第二運(yùn)算控制器212的配置和操作可以與第一運(yùn)算控制器211的配置和操作相同。因此，將省略對(duì)第二運(yùn)算控制器212的配置的描述，且下文將描述第二運(yùn)算控制器212的操作。

在第三存儲(chǔ)芯片330的寫入操作中，即，當(dāng)使能第三芯片寫入信號(hào)WR3時(shí)，第二運(yùn)算控制器212可以向第三芯片數(shù)據(jù)I/O端子CH3DQ提供第三芯片備用數(shù)據(jù)CH3_dp，并且第三存儲(chǔ)芯片330可以通過(guò)第三芯片數(shù)據(jù)I/O端子CH3DQ接收第三芯片備用數(shù)據(jù)CH3_dp作為數(shù)據(jù)。在第四存儲(chǔ)芯片340的寫入操作中，即，當(dāng)使能第四芯片寫入信號(hào)WR4時(shí)，第二運(yùn)算控制器212可以向第四芯片數(shù)據(jù)I/O端子CH4DQ提供第四芯片備用數(shù)據(jù)CH4_dp，并且第四存儲(chǔ)芯片340可以通過(guò)第四芯片數(shù)據(jù)I/O端子CH4DQ接收第 四芯片備用數(shù)據(jù)CH4_dp作為數(shù)據(jù)。在第三存儲(chǔ)芯片330的讀取操作中，即，當(dāng)使能第三芯片讀取信號(hào)RD3并禁止運(yùn)算讀取信號(hào)OP_read時(shí)，第二運(yùn)算控制器212可以輸出從第三存儲(chǔ)芯片330的第三芯片數(shù)據(jù)I/O端子CH3DQ輸出的數(shù)據(jù)作為第三芯片備用數(shù)據(jù)CH3_dp。在第四存儲(chǔ)芯片340的讀取操作中，即，當(dāng)使能第四芯片讀取信號(hào)RD4并禁止運(yùn)算讀取信號(hào)OP_read時(shí)，第二運(yùn)算控制器212可以輸出從第四存儲(chǔ)芯片340的第四芯片數(shù)據(jù)I/O端子CH4DQ輸出的數(shù)據(jù)作為第四芯片備用數(shù)據(jù)CH4_dp。在運(yùn)算讀取操作中，即，當(dāng)使能第三和第四芯片讀取信號(hào)RD3和RD4并使能運(yùn)算讀取信號(hào)OP_read時(shí)，第二運(yùn)算控制器212可以對(duì)從第三存儲(chǔ)芯片330的第三芯片數(shù)據(jù)I/O端子CH3DQ輸出的數(shù)據(jù)和從第四存儲(chǔ)芯片340的第四芯片數(shù)據(jù)I/O端子CH4DQ輸出的數(shù)據(jù)執(zhí)行第一和第二邏輯運(yùn)算，并且可以輸出第一邏輯運(yùn)算結(jié)果作為第三芯片備用數(shù)據(jù)CH3_dp并輸出第二邏輯運(yùn)算結(jié)果作為第四芯片備用數(shù)據(jù)CH4_dp。

參照?qǐng)D4，第一I/O控制器221可以包括第五驅(qū)動(dòng)器DR5和第六驅(qū)動(dòng)器DR6。

當(dāng)使能第一芯片讀取信號(hào)RD1時(shí)，第五驅(qū)動(dòng)器DR5可以被激活并輸出第一芯片備用數(shù)據(jù)CH1_dp作為第一芯片數(shù)據(jù)CH1_DATA。

當(dāng)使能第一芯片寫入信號(hào)WR1時(shí)，第六驅(qū)動(dòng)器DR6可以被激活并輸出第一芯片數(shù)據(jù)CH1_DATA作為第一芯片備用數(shù)據(jù)CH1_dp。

第二至第四I/O控制器222至224與第一I/O控制器221的不同之處在于，其輸入和輸出信號(hào)不同于第一I/O控制器221的輸入和輸出信號(hào)，但是第二至第四I/O控制器222至224的配置可以與第一I/O控制器221的配置相同。

參照?qǐng)D5，第一信道數(shù)據(jù)傳送電路231可以包括第七驅(qū)動(dòng)器DR7和第八驅(qū)動(dòng)器DR8。

當(dāng)使能第一芯片傳送信號(hào)TRANS1時(shí)，第七驅(qū)動(dòng)器DR7可以被激活并輸出第一芯片備用數(shù)據(jù)CH1_dp作為第三芯片備用數(shù)據(jù)CH3_dp。

當(dāng)使能第三芯片傳送信號(hào)TRANS3時(shí)，第八驅(qū)動(dòng)器DR8可以被激活并輸出第三芯片備用數(shù)據(jù)CH3_dp作為第一芯片備用數(shù)據(jù)CH1_dp。

第二信道數(shù)據(jù)傳送電路232與第一信道數(shù)據(jù)傳送電路231的不同之處在于，其輸入和輸出信號(hào)不同于第一信道數(shù)據(jù)傳送電路231的輸入和輸出信號(hào)，但是第二信道數(shù)據(jù)傳送電路232的配置可以與第一信道數(shù)據(jù)傳送電路231的配置相同。

下文將描述根據(jù)一實(shí)施例的具有上述配置的半導(dǎo)體系統(tǒng)的操作。

將描述通過(guò)緩沖芯片200向控制器100輸出從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)作為第一芯片數(shù)據(jù)CH1_DATA的操作。

第一存儲(chǔ)芯片310可以通過(guò)第一芯片數(shù)據(jù)I/O端子CH1DQ輸出數(shù)據(jù)，并且可以向緩沖芯片200的第一運(yùn)算控制器211輸入從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)。

在使能第一芯片讀取信號(hào)RD1并禁止運(yùn)算讀取信號(hào)OP_read的狀態(tài)下，第一運(yùn)算控制器211可以輸出從第一芯片數(shù)據(jù)I/O端子CH1DQ輸入的數(shù)據(jù)作為第一芯片備用數(shù)據(jù)CH1_dp。

當(dāng)使能第一芯片讀取信號(hào)RD1時(shí)，第一I/O控制器221可以向控制器100提供第一芯片備用數(shù)據(jù)CH1_dp作為第一芯片數(shù)據(jù)CH1_DATA。

將描述通過(guò)緩沖芯片200向控制器100輸出從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)作為第二芯片數(shù)據(jù)CH2_DATA的操作。

第二存儲(chǔ)芯片320可以通過(guò)第二芯片數(shù)據(jù)I/O端子CH2DQ輸出數(shù)據(jù)，并且可以向緩沖芯片200的第一運(yùn)算控制器211輸入從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)。

在使能第二芯片讀取信號(hào)RD2并禁止運(yùn)算讀取信號(hào)OP_read的狀態(tài)下，第一運(yùn)算控制器211可以輸出從第二芯片數(shù)據(jù)I/O端子CH2DQ輸入的數(shù)據(jù)作為第二芯片備用數(shù)據(jù)CH2_dp。

當(dāng)使能第二芯片讀取信號(hào)RD2時(shí)，第二I/O控制器222可以向控制器100提供第二芯片備用數(shù)據(jù)CH2_dp作為第二芯片數(shù)據(jù)CH2_DATA。

將描述通過(guò)緩沖芯片200向控制器100輸出從第三存儲(chǔ)芯片330輸出的數(shù)據(jù)作為第三芯片數(shù)據(jù)CH3_DATA的操作。

第三存儲(chǔ)芯片330可以通過(guò)第三芯片數(shù)據(jù)I/O端子CH3DQ輸出數(shù)據(jù)，并且可以向緩沖芯片200的第二運(yùn)算控制器212輸入從第三存儲(chǔ)芯片330輸出的數(shù)據(jù)。

在使能第三芯片讀取信號(hào)RD3并禁止運(yùn)算讀取信號(hào)OP_read的狀態(tài)下，第二運(yùn)算控制器212可以輸出從第三芯片數(shù)據(jù)I/O端子CH3DQ輸入的數(shù)據(jù)作為第三芯片備用數(shù)據(jù)CH3_dp。

當(dāng)使能第三芯片讀取信號(hào)RD3時(shí)，第三I/O控制器223可以向控制器100提供第三芯片備用數(shù)據(jù)CH3_dp作為第三芯片數(shù)據(jù)CH3_DATA。

將描述通過(guò)緩沖芯片200向控制器100輸出從第四存儲(chǔ)芯片340輸出的數(shù)據(jù)作為第四芯片數(shù)據(jù)CH4_DATA的操作。

第四存儲(chǔ)芯片340可以通過(guò)第四芯片數(shù)據(jù)I/O端子CH4DQ輸出數(shù)據(jù)，并且可以向緩沖芯片200的第二運(yùn)算控制器212輸入從第四存儲(chǔ)芯片340輸出的數(shù)據(jù)。

在使能第四芯片讀取信號(hào)RD4并禁止運(yùn)算讀取信號(hào)OP_read的狀態(tài)下，第二運(yùn)算控制器212可以輸出從第四芯片數(shù)據(jù)I/O端子CH4DQ輸入的數(shù)據(jù)作為第四芯片備用數(shù)據(jù)CH4_dp。

當(dāng)使能第四芯片讀取信號(hào)RD4時(shí)，第四I/O控制器224可以向控制器100提供第四芯片備用數(shù)據(jù)CH4_dp作為第四芯片數(shù)據(jù)CH4_DATA。

將描述向控制器100或第三和第四存儲(chǔ)芯片330和340傳送對(duì)從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)的邏輯運(yùn)算結(jié)果的操作。

通過(guò)第一芯片數(shù)據(jù)I/O端子CH1DQ從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)以及通過(guò)第二芯片數(shù)據(jù)I/O端子CH2DQ從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)可以被輸入至緩沖芯片200的第一運(yùn)算控制器211。

當(dāng)在使能第一和第二芯片讀取信號(hào)RD1和RD2的狀態(tài)下使能運(yùn)算讀取信號(hào)OP_read時(shí)，第一運(yùn)算控制器211可以對(duì)從第一芯片數(shù)據(jù)I/O端子CH1DQ輸入的數(shù)據(jù)和從第二芯片數(shù)據(jù)I/O端子CH2DQ輸入的數(shù)據(jù)執(zhí)行第一邏輯運(yùn)算并輸出第一邏輯運(yùn)算結(jié)果作為第一芯片備用數(shù)據(jù)CH1_dp，以及第一運(yùn)算控制器211可以對(duì)從第一芯片數(shù)據(jù)I/O端子CH1DQ輸入的數(shù)據(jù)和從第二芯片數(shù)據(jù)I/O端子CH2DQ輸入的數(shù)據(jù)執(zhí)行第二邏輯運(yùn)算并輸出第二邏輯運(yùn)算結(jié)果作為第二芯片備用數(shù)據(jù)CH2_dp。

可以通過(guò)第一和第二I/O控制器221和222向控制器100提供包括第一邏輯運(yùn)算結(jié)果的第一芯片備用數(shù)據(jù)CH1_dp和包括第二邏輯運(yùn)算結(jié)果的第二芯片備用數(shù)據(jù)CH2_dp。

可以通過(guò)第一和第二信道數(shù)據(jù)傳送電路231和232向第三和第四存儲(chǔ)芯片330和340提供包括第一邏輯運(yùn)算結(jié)果的第一芯片備用數(shù)據(jù)CH1_dp和包括第二邏輯運(yùn)算結(jié)果的第二芯片備用數(shù)據(jù)CH2_dp。

當(dāng)使能第一芯片傳送信號(hào)TRANS1時(shí)，第一信道數(shù)據(jù)傳送電路231可以輸出第一芯片備用數(shù)據(jù)CH1_dp作為第三芯片備用數(shù)據(jù)CH3_dp。

當(dāng)使能第二芯片傳送信號(hào)TRANS2時(shí)，第二信道數(shù)據(jù)傳送電路232可以輸出第二芯 片備用數(shù)據(jù)CH2_dp作為第四芯片備用數(shù)據(jù)CH4_dp。

接收使能的第三和第四寫入信號(hào)WR3和WR4的第二運(yùn)算控制器212可以向第三存儲(chǔ)芯片330提供第三芯片備用數(shù)據(jù)CH3_dp并向第四存儲(chǔ)芯片340提供第四芯片備用數(shù)據(jù)CH4_dp。

因而，對(duì)從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)的邏輯運(yùn)算結(jié)果可以被提供至第三和第四存儲(chǔ)芯片330和340，并儲(chǔ)存在第三和第四存儲(chǔ)芯片330和340中。

將描述向控制器100或第一和第二存儲(chǔ)芯片310和320傳送對(duì)從第三存儲(chǔ)芯片330輸出的數(shù)據(jù)和從第四存儲(chǔ)芯片340輸出的數(shù)據(jù)的邏輯運(yùn)算結(jié)果的操作。

可以向緩沖芯片200的第二運(yùn)算控制器212輸入通過(guò)第三芯片數(shù)據(jù)I/O端子CH3DQ從第三存儲(chǔ)芯片330輸出的數(shù)據(jù)和通過(guò)第四芯片數(shù)據(jù)I/O端子CH4DQ從第四存儲(chǔ)芯片340輸出的數(shù)據(jù)。

當(dāng)在使能第三和第四芯片讀取信號(hào)RD3和RD4的狀態(tài)下使能運(yùn)算讀取信號(hào)OP_read時(shí)，第二運(yùn)算控制器212可以對(duì)從第三芯片數(shù)據(jù)I/O端子CH3DQ輸入的數(shù)據(jù)和從第四芯片數(shù)據(jù)I/O端子CH4DQ輸入的數(shù)據(jù)執(zhí)行第一邏輯運(yùn)算并輸出第一邏輯運(yùn)算結(jié)果作為第三芯片備用數(shù)據(jù)CH3_dp，以及第二運(yùn)算控制器212可以對(duì)從第三芯片數(shù)據(jù)I/O端子CH3DQ輸入的數(shù)據(jù)和從第四芯片數(shù)據(jù)I/O端子CH4DQ輸入的數(shù)據(jù)執(zhí)行第二邏輯運(yùn)算并輸出第二邏輯運(yùn)算結(jié)果作為第四芯片備用數(shù)據(jù)CH4_dp。

可以通過(guò)第三和第四I/O控制器223和224向控制器100提供包括第一邏輯運(yùn)算結(jié)果的第三芯片備用數(shù)據(jù)CH3_dp和包括第二邏輯運(yùn)算結(jié)果的第四芯片備用數(shù)據(jù)CH4_dp。

可以通過(guò)第一和第二信道數(shù)據(jù)傳送電路231和232向第一和第二存儲(chǔ)芯片310和320提供包括第一邏輯運(yùn)算結(jié)果的第三芯片備用數(shù)據(jù)CH3_dp和包括第二邏輯運(yùn)算結(jié)果的第四芯片備用數(shù)據(jù)CH4_dp。

當(dāng)使能第三芯片傳送信號(hào)TRANS3時(shí)，第一信道數(shù)據(jù)傳送電路231可以輸出第三芯片備用數(shù)據(jù)CH3_dp作為第一芯片備用數(shù)據(jù)CH1_dp。

當(dāng)使能第四芯片傳送信號(hào)TRANS4時(shí)，第二信道數(shù)據(jù)傳送電路232可以輸出第四芯片備用數(shù)據(jù)CH4_dp作為第二芯片備用數(shù)據(jù)CH2_dp。

接收使能的第一和第二寫入信號(hào)WR1和WR2的第一運(yùn)算控制器211可以向第一存 儲(chǔ)芯片310提供第一芯片備用數(shù)據(jù)CH1_dp并向第二存儲(chǔ)芯片320提供第二芯片備用數(shù)據(jù)CH2_dp。

因而，對(duì)從第三存儲(chǔ)芯片330輸出的數(shù)據(jù)和從第四存儲(chǔ)芯片340輸出的數(shù)據(jù)的邏輯運(yùn)算結(jié)果可以被提供至第一和第二存儲(chǔ)芯片310和320，并儲(chǔ)存在第一和第二存儲(chǔ)芯片310和320中。

將描述向第一至第四存儲(chǔ)芯片310至340提供第一至第四芯片數(shù)據(jù)CH1_DATA、CH2_DATA、CH3_DATA和CH4_DATA的操作。

可以從控制器100向緩沖芯片200提供第一至第四芯片數(shù)據(jù)CH1_DATA、CH2_DATA、CH3_DATA和CH4_DATA。

響應(yīng)于使能的第一至第四芯片寫入信號(hào)WR1、WR2、WR3和WR4，第一至第四I/O控制器221至224可以向第一和第二運(yùn)算控制器211和212提供第一至第四芯片數(shù)據(jù)CH1_DATA、CH2_DATA、CH3_DATA和CH4_DATA作為第一至第四芯片備用數(shù)據(jù)CH1_dp、CH2_dp、CH3_dp和CH4_dp。

接收使能的第一和第二寫入信號(hào)WR1和WR2的第一運(yùn)算控制器211可以向第一存儲(chǔ)芯片310提供第一芯片備用數(shù)據(jù)CH1_dp并向第二存儲(chǔ)芯片320提供第二芯片備用數(shù)據(jù)CH2_dp。

接收使能的第三和第四寫入信號(hào)WR3和WR4的第二運(yùn)算控制器212可以向第三存儲(chǔ)芯片330提供第三芯片備用數(shù)據(jù)CH3_dp并向第四存儲(chǔ)芯片340提供第四芯片備用數(shù)據(jù)CH4_dp。

根據(jù)一實(shí)施例的半導(dǎo)體系統(tǒng)可以向存儲(chǔ)芯片提供數(shù)據(jù)塊，或者從存儲(chǔ)芯片向控制器提供數(shù)據(jù)塊，或者可以對(duì)從存儲(chǔ)芯片輸出的數(shù)據(jù)塊執(zhí)行邏輯運(yùn)算并向控制器或除了輸出所述數(shù)據(jù)塊的存儲(chǔ)芯片以外的其它存儲(chǔ)芯片提供邏輯運(yùn)算結(jié)果。

已使用圖2示出的實(shí)施例來(lái)描述其中向存儲(chǔ)芯片中的每一個(gè)提供一個(gè)芯片數(shù)據(jù)I/O端子的半導(dǎo)體系統(tǒng)。然而，可以向存儲(chǔ)芯片中的每一個(gè)提供多個(gè)芯片數(shù)據(jù)I/O端子，并且在緩沖芯片中提供的電路的配置可以根據(jù)所述多個(gè)芯片數(shù)據(jù)I/O端子發(fā)生變化。

圖6示出根據(jù)一實(shí)施例的一種半導(dǎo)體系統(tǒng)的一個(gè)示例代表，其中存儲(chǔ)芯片310、320、330和340中的每一個(gè)包括多個(gè)芯片數(shù)據(jù)I/O端子。

第一存儲(chǔ)芯片310可以包括多個(gè)芯片數(shù)據(jù)I/O端子CH1DQ(1)至CH1DQ(n)。

第二存儲(chǔ)芯片320可以包括多個(gè)芯片數(shù)據(jù)I/O端子CH2DQ(1)至CH2DQ(n)。

第三存儲(chǔ)芯片330可以包括多個(gè)芯片數(shù)據(jù)I/O端子CH3DQ(1)至CH3DQ(n)。

第四存儲(chǔ)芯片340可以包括多個(gè)芯片數(shù)據(jù)I/O端子CH4DQ(1)至CH4DQ(n)。

多個(gè)第一運(yùn)算控制器211-1至211-n，即，第1-1運(yùn)算控制器211-1至第1-n運(yùn)算控制器211-n，可以耦接到第一和第二存儲(chǔ)芯片310和320中所包括的所述多個(gè)芯片數(shù)據(jù)I/O端子CH1DQ(1)至CH1DQ(n)和CH2DQ(1)至CH2DQ(n)之中對(duì)應(yīng)的芯片數(shù)據(jù)I/O端子。

可以將多個(gè)第一I/O控制器221-1至221-n和多個(gè)第二I/O控制器222-1至222-n耦接到所述多個(gè)第一運(yùn)算控制器211-1至211-n之中對(duì)應(yīng)的運(yùn)算控制器。

多個(gè)第二運(yùn)算控制器212-1至212-n，即，第2-1運(yùn)算控制器212-1至第2-n運(yùn)算控制器212-n，可以耦接到第三和第四存儲(chǔ)芯片330和340中所包括的所述多個(gè)芯片數(shù)據(jù)I/O端子CH3DQ(1)至CH3DQ(n)和CH4DQ(1)至CH4DQ(n)之中對(duì)應(yīng)的芯片數(shù)據(jù)I/O端子。

可以將多個(gè)第三I/O控制器223-1至223-n和多個(gè)第四I/O控制器224-1至224-n耦接到所述多個(gè)第二運(yùn)算控制器212-1至212-n之中對(duì)應(yīng)的運(yùn)算控制器。

可以將多個(gè)第一信道數(shù)據(jù)傳送電路231-1至231-n和多個(gè)第二信道數(shù)據(jù)傳送電路232-1至232-n耦接到所述多個(gè)第一運(yùn)算控制器211-1至211-n和所述多個(gè)第二運(yùn)算控制器212-1至212-n之中對(duì)應(yīng)的運(yùn)算控制器。

所述多個(gè)第一運(yùn)算控制器211-1至211-n和所述多個(gè)第二運(yùn)算控制器212-1至212-n可以具有與圖2的第一運(yùn)算控制器211和第二運(yùn)算控制器212相同的配置，并且可以執(zhí)行與第一運(yùn)算控制器211和第二運(yùn)算控制器212相同的操作。所述多個(gè)第一I/O控制器221-1至221-n、所述多個(gè)第二I/O控制器222-1至222-n、所述多個(gè)第三I/O控制器223-1至223-n和所述多個(gè)第四I/O控制器224-1至224-n可以具有與圖2的第一I/O控制器221、第二I/O控制器222、第三I/O控制器223和第四I/O控制器224相同的配置，并且可以執(zhí)行與第一I/O控制器221、第二I/O控制器222、第三I/O控制器223和第四I/O控制器224相同的操作。

例如，將參照?qǐng)D7描述一種根據(jù)圖2示出的實(shí)施例的半導(dǎo)體系統(tǒng)的控制方法。

可以從第一和第二存儲(chǔ)芯片310和320輸出數(shù)據(jù)(S01)。

可以確定是否響應(yīng)于運(yùn)算讀取信號(hào)OP_read而對(duì)從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)執(zhí)行運(yùn)算(S02)。

當(dāng)禁止運(yùn)算讀取信號(hào)OP_read(即，否)時(shí)，則可以向控制器(參看圖1的100)提供從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)(S03)。

當(dāng)使能運(yùn)算讀取信號(hào)OP_read(即，是)時(shí)，則可以對(duì)從第一存儲(chǔ)芯片310輸出的數(shù)據(jù)和從第二存儲(chǔ)芯片320輸出的數(shù)據(jù)執(zhí)行第一和第二運(yùn)算(S04)。第一運(yùn)算可以為圖3所示的“異或”邏輯運(yùn)算，而第二運(yùn)算可以為圖3所示的“與”邏輯運(yùn)算。

可以響應(yīng)于第一芯片傳送信號(hào)TRANS1和第二芯片傳送信號(hào)TRANS2而選擇將向其提供第一和第二運(yùn)算結(jié)果的存儲(chǔ)芯片(S05)。

當(dāng)使能第一芯片傳送信號(hào)TRANS1時(shí)，可以向第一存儲(chǔ)芯片330第一運(yùn)算結(jié)果(S06)。

當(dāng)使能第二芯片傳送信號(hào)TRANS2時(shí)，可以向第四存儲(chǔ)芯片340提供第二運(yùn)算結(jié)果(S07)。參照?qǐng)D2，第一芯片讀取信號(hào)RD1和第一芯片寫入信號(hào)WR1可以為在第一存儲(chǔ)芯片310的讀取和寫入操作中通過(guò)控制器100控制的信號(hào)。第二芯片讀取信號(hào)RD2和第二寫入信號(hào)WR2可以為在第二存儲(chǔ)芯片320的讀取和寫入操作中通過(guò)控制器100控制的信號(hào)。第三芯片讀取信號(hào)RD3和第三芯片寫入信號(hào)WR3可以為在第三存儲(chǔ)芯片330的讀取和寫入操作中通過(guò)控制器100控制的信號(hào)。第四芯片讀取信號(hào)RD4和第四寫入信號(hào)WR4可以為在第四存儲(chǔ)芯片340的讀取和寫入操作中通過(guò)控制器100控制的信號(hào)。

上述實(shí)施例是說(shuō)明性的而非限制性的。可以存在各種替代和等效實(shí)施例。本發(fā)明的實(shí)施例非局限于本文所描述的實(shí)施例。本發(fā)明的實(shí)施例亦非局限于任何特定類型的半導(dǎo)體裝置。鑒于本公開，其它添加、刪減或修改是顯而易見的，并且將屬于附加的權(quán)利要求的范圍。