本發(fā)明涉及一種對電源電壓的大小進行檢測的電源電壓檢測電路。本發(fā)明還涉及內(nèi)置有這種電源電壓檢測電路的半導體集成電路裝置、以及使用了這種半導體集成電路裝置的電子設備等。

背景技術：

例如，在由電池供給電源電壓而進行工作的電子設備中，由電池所供給的電源電壓在通過調(diào)節(jié)器而被穩(wěn)定化之后，被供給至幾個電路塊。一般而言，電源電壓檢測電路通過將從調(diào)節(jié)器輸出的電源電壓與預定的電壓進行比較，從而輸出表示比較結果的信號。

作為相關的技術，在專利文獻1中，公開了與以往相比使用者能夠切實地對便攜式的電子設備的電池更換的時間進行確認的電源電壓檢測電路。該電源電壓檢測電路具備：第一檢測電路，其將檢測到與保證電子設備的正常工作的最低電壓相比而較高的第一電壓；第二檢測電路，其將檢測到第一電壓與最低電壓之間的第二電壓；第一標志電路，其在第一檢測電路檢測到電源電壓降低至第一電壓的狀態(tài)時被啟動；第二標志電路，其在第二檢測電路檢測到電源電壓降低至第二電壓的狀態(tài)時被啟動；中斷處理電路，其被供給有第一以及第二標志電路的輸出，且與相應于第二標志電路的狀態(tài)的中斷處理相比而優(yōu)先執(zhí)行相應于第一標志電路的狀態(tài)的中斷處理，在電源電壓降低至第一電壓時，通過執(zhí)行相應于第一標志電路的狀態(tài)的中斷處理，從而輸出用于警告電源電壓降低至最低電壓附近的情況的信號。

專利文獻1的電源電壓檢測電路也可以被認為是對從調(diào)節(jié)器輸出的電源電壓的大小進行檢測的電路。但是，在為了推斷對電池進行更換或充電的時間而欲了解電池的剩余量的情況下，與對從調(diào)節(jié)器輸出的電源電壓的大小進行檢測相比，對從電池所供給的電源電壓的大小進行檢測，則能夠了解更準確的電池的剩余量。另外，在為了從多個電源電位中選擇一個電源電位而使用電子開關的情況下，從被供給未選擇的電源電位的節(jié)點流入電流的情況將成為問題。

專利文獻1：日本特開平11-119870號公報(段落0005-0006段、圖1)

技術實現(xiàn)要素：

因此，鑒于上述問題，本發(fā)明的第一目的在于，提供一種不僅能夠?qū)耐獠抗┙o的電源電壓進行穩(wěn)定化而得到的電源電壓的大小進行檢測、還能夠?qū)Ρ环€(wěn)定化之前的電源電壓的大小進行檢測的電源電壓檢測電路。另外，本發(fā)明的第二目的在于，提供一種能夠防止在從多個電源電位中選擇一個電源電位的選擇電路中從被供給未選擇的電源電位的節(jié)點流入電流的電源電壓檢測電路。而且，本發(fā)明的第三目的在于，提供一種內(nèi)置有這種電源電壓檢測電路的半導體集成電路裝置、以及使用了這種半導體集成電路裝置的電子設備等。

為了解決以上課題中的至少一部分，本發(fā)明的一個觀點所涉及的電源電壓檢測電路包括：選擇電路，其從包括從外部供給的第一電源電位、以及使所述第一電源電位穩(wěn)定化而得到的第二電源電位在內(nèi)的多個電源電位中選擇一個電源電位；可變分壓電路，其以設定的分壓比，來對由所述選擇電路選擇的電源電位與基準電位之間的電壓進行分壓；比較電壓生成電路，其根據(jù)參考電壓，而生成比較電壓；比較器，其通過對由所述可變分壓電路分壓而得到的電壓與所述比較電壓進行比較，從而輸出表示比較結果的信號。

根據(jù)本發(fā)明的一個觀點，通過設置從多個電源電位中選擇一個電源電位的選擇電路、和以所設定的分壓比來對由選擇電路選擇的電源電位與基準電位之間的電壓進行分壓的可變分壓電路，從而不僅能夠?qū)νㄟ^使從外部供給的第一電源電位穩(wěn)定化而得到的第二電源電位進行檢測，還能夠?qū)Ρ环€(wěn)定化之前的第一電源電位進行檢測。因此，在從電池供給有電源電壓的情況下，能夠通過對被穩(wěn)定化之前的第一電源電位進行檢測，從而了解準確的電池的剩余量。

在此，可以采用如下的方式，即，選擇電路包括：第一P溝道MOS晶體管，其被設置于與被供給第一電源電位的第一節(jié)點電連接的第一N阱，并被連接于第一節(jié)點與第二節(jié)點之間；第二P溝道MOS晶體管，其被設置于與第三節(jié)點電連接的第二N阱，并被連接于第二節(jié)點與第三節(jié)點之間；第三P溝道MOS晶體管，其被設置于與被供給第二電源電位的第四節(jié)點電連接的第三N阱，并被連接于第四節(jié)點與第五節(jié)點之間；第四P溝道MOS晶體管，其被設置于與第三節(jié)點電連接的第二N阱或第四N阱，并被連接于第五節(jié)點與第三節(jié)點之間，所述選擇電路從第一以及第二電源電位中選擇一個電源電位，并將所選擇的電源電位作為第三電源電位而供給至第三節(jié)點。

一般而言，當將被供給電源電位的P溝道MOS晶體管設置于與第三節(jié)點電連接的N阱時，電流將會從P溝道MOS晶體管的源極經(jīng)由N阱而流向第三節(jié)點。另一方面，根據(jù)上述的結構，設置有第一或第三P溝道MOS晶體管的第一或第三N阱從與第三節(jié)點電連接的第二或第四N阱電分離。因此，通過向第一或第三N阱施加第一或第二電源電位，從而能夠防止從被供給未選擇的電源電位的節(jié)點向第三節(jié)點流入電流。

在該情況下，也可以采用如下的方式，即，還具備控制信號生成電路，所述控制信號生成電路根據(jù)表示從多個電源電位中選擇哪一個電源電位的選擇信號而進行工作，并且向第一P溝道MOS晶體管的柵極施加在選擇第一電源電位時成為低電平而在未選擇第一電源電位時成為第一電源電位的控制信號，向第二P溝道MOS晶體管的柵極施加在選擇第一電源電位時成為低電平而在未選擇第一電源電位時成為第三電源電位的控制信號，向第三P溝道MOS晶體管的柵極施加在選擇第二電源電位時成為低電平而在未選擇第二電源電位時成為第二電源電位的控制信號，向第四P溝道MOS晶體管的柵極施加在選擇第二電源電位時成為低電平而在未選擇第二電源電位時成為第三電源電位的控制信號。

由此，在未選擇第一電源電位時，第一以及第二P溝道MOS晶體管成為斷開狀態(tài)，在未選擇第二電源電位時，第三以及第四P溝道MOS晶體管成為斷開狀態(tài)，從而能夠準確地對所選擇的電源電位進行檢測。

以上，也可以采用如下的方式，比較器具有：第一輸入端子，其被輸入比較電壓；第二輸入端子，其比輸入由可變分壓電路分壓而得到的電壓，可變分壓電路包括：第一電阻，其被連接于基準電位的配線與比較器的第二輸入端子之間；與比較器的第二輸入端子串聯(lián)連接的多個電阻；多個開關電路，它們根據(jù)表示從多個分壓比中設定哪一個分壓比的設定信號，而向多個電阻內(nèi)的一個電阻的一個端子施加由選擇電路選擇的電源電位。如此，通過根據(jù)由選擇電路選擇的電源電位來設定分壓比，從而能夠掌握所選擇的電源電位的范圍。

本發(fā)明的一個觀點所涉及的半導體集成電路裝置具備：調(diào)節(jié)器，其通過使從外部供給的第一電源電位穩(wěn)定化，從而輸出第二電源電位；上述任一個電源電壓檢測電路。由此，在半導體集成電路裝置的內(nèi)部，不僅能夠?qū)κ箯耐獠抗┙o的第一電源電位穩(wěn)定化而得到的第二電源電位進行檢測，還能夠?qū)Ρ环€(wěn)定化之前的第一電源電位進行檢測。

本發(fā)明的一個觀點所涉及的電子設備具備上述的半導體集成電路裝置。內(nèi)置于半導體集成電路裝置中的電源電壓檢測電路通過對由調(diào)節(jié)器進行穩(wěn)定化之前的第一電源電位進行檢測，從而能夠掌握被供給至電子設備的其他部分的電源電壓的大小。因此，在從電池供給電源電壓的情況下，能夠?qū)﹄姵氐氖Ｓ嗔渴欠褡阋怨╇娮釉O備的正常工作進行判斷。

附圖說明

圖1為表示內(nèi)置有電源電壓檢測電路的半導體集成電路裝置的結構示例的圖。

圖2為表示圖1所示的電源電壓檢測電路的具體示例的電路圖。

圖3為表示設置有圖2所示的選擇電路的晶體管的半導體基板的剖視圖。

圖4為表示本發(fā)明的一個實施方式所涉及的電子設備的結構示例的框圖。

具體實施方式

以下，參照附圖對本發(fā)明的實施方式進行詳細的說明。并且對相同的結構要素標記相同的參照符號，并省略重復的說明。

半導體集成電路裝置

圖1為表示內(nèi)置了本發(fā)明的一個實施方式所涉及的電源電壓檢測電路的半導體集成電路裝置的結構示例的圖。該半導體集成電路裝置例如被使用于從電池1供給電源電壓而進行工作的電子設備。如圖1所示，半導體集成電路裝置包括：靜電保護電路10、調(diào)節(jié)器(REG)20、微型電子計算機(MCU)30和電源電壓檢測電路40。

靜電保護電路10包含N溝道MOS晶體管QN1和電阻R1。晶體管QN1的漏極與電源端子P1連接，柵極以及源極與電源端子P2連接。當在電池1未連接于電源端子P1以及P2時電源端子P1和電源端子P2之間被施加預定的電壓以上的靜電時，晶體管QN1成為導通狀態(tài)，從而使電源端子P1與電源端子P2之間的電壓降低。另外，電阻R1通過靜電的施加而使在半導體集成電路裝置的內(nèi)部電路中流通的電流降低。

調(diào)節(jié)器20通過使從電池1供給的電源電位VEX(例如、5V)相對于基準電位VSS(例如、0V)而穩(wěn)定化，從而輸出被穩(wěn)定化的電源電位VDD(例如，2V)。從調(diào)節(jié)器20輸出的電源電位VDD被供給至半導體集成電路裝置內(nèi)的幾個電路模塊。

微型電子計算機30包括調(diào)節(jié)器(REG)31和CPU(中央運算裝置)32。調(diào)節(jié)器31通過使從調(diào)節(jié)器20供給的電源電位VDD相對于基準電位VSS而穩(wěn)定化，從而輸出被穩(wěn)定化的電源電位VDI(例如，1.4V)。從調(diào)節(jié)器31輸出的電源電位VDI被供給至CPU32等。CPU32對半導體集成電路裝置內(nèi)的各電路模塊進行控制。

電源電壓檢測電路

電源電壓檢測電路40包括：選擇電路41、控制信號生成電路42、比較電壓生成電路43、可變分壓電路44、比較器45、鎖存電路46、電平變換器47。

選擇電路41從包括從外部供給的第一電源電位、和使第一電源電位穩(wěn)定化而獲得的第二電源電位在內(nèi)的多個電源電位中選擇一個電源電位。以下，作為一個示例，對選擇電路41從包括從電池1供給的電源電位VEX和從調(diào)節(jié)器20供給的電源電位VDD中選擇一個電源電位的情況進行說明。

CPU32向控制信號生成電路42輸出表示從多個電源電位中選擇哪一個電源電位的選擇信號SEL。在該示例中，選擇信號SEL為表示從電源電位VEX和電源電位VDD中選擇哪一個電源電位的信號?？刂菩盘柹呻娐?2根據(jù)選擇信號SEL而進行工作，并生成用于對選擇電路41進行控制的多個控制信號。

比較電壓生成電路43根據(jù)參考電壓VREF而生成比較電壓V1。例如，比較電壓生成電路43包括：恒壓生成電路431、運算放大器432、階梯電阻(ladder resistor)433、補償電路434。

恒壓生成電路431例如包括耗盡型晶體管以及增強型晶體管，并生成參考電壓VREF。通過使耗盡型晶體管的溫度特性和增強型晶體管的溫度特性得到平衡，從而能夠?qū)⒖茧妷篤REF的溫度特性設為平穩(wěn)。

參考電壓VREF被輸入至運算放大器432的非反相輸入端子。在運算放大器432的輸出端子與反相輸入端子之間連接有階梯電阻433以及補償電路434。運算放大器432的輸出電壓通過階梯電阻433而被分壓。CPU32向補償電路434輸出對階梯電阻433中的分壓比進行設定的第一設定信號。

補償電路434例如包含被連接于階梯電阻433的多個節(jié)點與運算放大器432的反相輸入端子之間的多個開關電路(晶體管等)。這些開關電路中的一個開關電路根據(jù)從CPU32輸出的第一設定信號而成為導通狀態(tài)。

由此，階梯電阻433的所選擇的節(jié)點的電壓被輸入至運算放大器432的反相輸入端子。運算放大器432以使被輸入至反相輸入端子的電壓與參考電壓VREF相等的方式從輸出端子輸出比較電壓V1。比較電壓V1被輸入至比較器45的第一輸入端子。

可變分壓電路44按照所設定的分壓比，而對由選擇電路41選擇了的電源電位與基準電位VSS之間的電壓進行分壓，從而生成被分壓成的電壓V2。例如，可變分壓電路44包括階梯電阻441和檢測電平設定電路442。

由選擇電路41選擇的電源電位與基準電位VSS之間的電壓通過階梯電阻441而被分壓。CPU32對應于由選擇電路41選擇了的電源電位，而向檢測電平設定電路442輸出對階梯電阻441中的分壓比進行設定的第二設定信號。

檢測電平設定電路442例如包括被連接于階梯電阻441的多個節(jié)點與比較器45的第二輸入端子之間的多個開關電路(晶體管等)，這些開關電路中的一個開關電路根據(jù)從CPU32輸出的第二設定信號而成為導通狀態(tài)。由此，階梯電阻441的被選擇的節(jié)點的電壓V2被輸入至比較器45的第二輸入端子。

比較器45具有輸入有比較電壓V1的第一輸入端子、和輸入有由可變分壓電路44進行分壓而得到的電壓V2的第二輸入端子。比較器45通過將由可變分壓電路44進行分壓而得到的電壓V2與比較電壓V1進行比較，從而輸出表示比較結果的信號。

例如，如果由可變分壓電路44進行分壓而得到的電壓V2大于比較電壓V1，則比較器45的輸出信號成為低電平。另一方面，如果由可變分壓電路44進行分壓而得到的電壓V2小于比較電壓V1，則比較器45的輸出信號成為高電平。

鎖存電路46在從CPU32輸出的檢測控制信號被激活的時刻，對比較器45的輸出信號進行鎖存。在電平變換器47中，從MCU30供給有電源電位VDI。電平變換器47使鎖存電路46的輸出信號的高電平根據(jù)電源電位VDI而進行變換，從而生成輸出信號。電平變換器47的輸出信號被供給至CPU32。

圖2為表示圖1所示的電源電壓檢測電路的具體示例的電路圖。圖2中示出了選擇電路41、控制信號生成電路42、可變分壓電路44。

選擇電路

選擇電路41包括P溝道MOS晶體管QP01～QP04，并從被供給至節(jié)點N1的電源電位VEX和被供給至節(jié)點N4的電源電位VDD中選擇一個電源電位，并將所選擇的電源電位作為電源電位VP而供給至節(jié)點N3。

晶體管QP01被連接于被供給電源電位VEX的節(jié)點N1與節(jié)點N2之間。晶體管QP02被連接于節(jié)點N2與節(jié)點N3之間。晶體管QP03被連接于被供給電源電位VDD的節(jié)點N4與節(jié)點N5之間。晶體管QP04被連接于節(jié)點N5與節(jié)點N3之間。

圖3為表示設置有圖2所示的選擇電路的晶體管的半導體基板的剖視圖。如圖3所示，在P型的半導體基板50內(nèi)形成有N阱51～54。并且，也可以代替N阱54而使用N阱52。另外，為了對半導體基板50施加基準電位VSS，從而在半導體基板50內(nèi)形成有P型的雜質(zhì)擴散區(qū)域55以及56。

圖3(A)圖示了設置有晶體管QP01以及QP02的區(qū)域。晶體管QP01被設置于與供給有電源電位VEX的節(jié)點N1電連接的N阱51上。即，在N阱51內(nèi)形成有成為晶體管QP01的源極S以及漏極D的P型的雜質(zhì)擴散區(qū)域，在N阱51上，隔著柵極絕緣膜而設置有晶體管QP01的柵極電極G。N阱51相當于晶體管QP01的反向柵極，為了向N阱51施加電位，而在N阱51內(nèi)形成有N型的雜質(zhì)擴散區(qū)域61。晶體管QP01的源極以及反向柵極與節(jié)點N1連接，從而被供給電源電位VEX。晶體管QP01的漏極與節(jié)點N2連接。

另外，晶體管QP02被設置于與節(jié)點N3電連接的N阱52上。即，在N阱52內(nèi)形成有成為晶體管QP02的源極S以及漏極D的P型的雜質(zhì)擴散區(qū)域，在N阱52上，隔著柵極絕緣膜而設置有晶體管QP02的柵極電極G。N阱52相當于晶體管QP02的反向柵極，為了向N阱52施加電位，而在N阱52內(nèi)形成有N型的雜質(zhì)擴散區(qū)域62。晶體管QP02的源極與節(jié)點N2連接。晶體管QP02的漏極以及反向柵極與節(jié)點N3連接。

在對被供給至節(jié)點N1的電源電位VEX進行選擇的情況下，如果向晶體管QP01的柵極以及晶體管QP02的柵極施加低電平的電位(例如，基準電位VSS)，則晶體管QP01以及QP02成為導通狀態(tài)，電源電位VEX被供給至節(jié)點N3。另一方面，在不對電源電位VEX進行選擇的情況下，通過向晶體管QP01的柵極施加高電平的電位(例如，電源電位VEX)，從而使晶體管QP01成為斷開狀態(tài)，通過向晶體管QP02的柵極施加高電平的電位(例如，電源電位VP)，從而使晶體管QP02成為斷開狀態(tài)。

一般而言，當將被供給電源電位的P溝道MOS晶體管設置于與節(jié)點N3電連接的N阱時，電流將會從P溝道MOS晶體管的源極經(jīng)由N阱而流向節(jié)點N3。另一方面，根據(jù)圖3(A)所示的結構，設置有晶體管QP01的N阱51從與節(jié)點N3電連接的N阱52電分離。因此，通過向N阱51施加電源電位VEX，從而能夠防止在未選擇電源電位VEX的情況下從被供給電源電位VEX的節(jié)點N1向節(jié)點N3流入電流。

圖3(B)示出了設置有晶體管QP03以及QP04的區(qū)域。晶體管QP03被設置于與被供給電源電位VDD的節(jié)點N4電連接的N阱53上。即，在N阱53內(nèi)形成有成為晶體管QP03的源極S以及漏極D的P型的雜質(zhì)擴散區(qū)域，在N阱53上，隔著柵極絕緣膜而設置有晶體管QP03的柵極電極G。N阱53相當于晶體管QP03的反向柵極，為了向N阱53施加電位，在N阱53內(nèi)形成有N型的雜質(zhì)擴散區(qū)域63。晶體管QP03的源極以及反向柵極與節(jié)點N4連接，從而被供給有電源電位VDD。晶體管QP03的漏極與節(jié)點N5連接。

另外，晶體管QP04被設置于與節(jié)點N3電連接的N阱54上。即，在N阱54內(nèi)形成有成為晶體管QP04的源極S以及漏極D的P型的雜質(zhì)擴散區(qū)域，在N阱54上，隔著柵極絕緣膜而設置有晶體管QP04的柵極電極G。N阱54相當于晶體管QP04的反向柵極，為了向N阱54施加電位，在N阱54內(nèi)形成有N型的雜質(zhì)擴散區(qū)域64。晶體管QP04的源極與節(jié)點N5連接。晶體管QP04的漏極以及反向柵極與節(jié)點N3連接。

在選擇被供給至節(jié)點N4的電源電位VDD的情況下，如果向晶體管QP03的柵極以及晶體管QP04的柵極施加低電平的電位(例如，基準電位VSS)，則晶體管QP03以及QP04成為導通狀態(tài)，電源電位VDD被供給至節(jié)點N3。另一方面，在不選擇電源電位VDD的情況下，通過向晶體管QP03的柵極施加高電平的電位(例如，電源電位VDD)，從而使晶體管QP03成為斷開狀態(tài)，通過向晶體管QP04的柵極施加高電平的電位(例如，電源電位VP)，從而使晶體管QP04成為斷開狀態(tài)。

根據(jù)圖3(B)所示的結構，設置有晶體管QP03的N阱53從與節(jié)點N3電連接的N阱54電分離。因此，通過向N阱53施加電源電位VDD，從而能夠防止在未選擇電源電位VDD的情況下從被供給有電源電位VDD的節(jié)點N4向節(jié)點N3流入電流。

控制信號生成電路

再次參照圖2，控制信號生成電路42包括反相器71～77和電平變換器81～84。反相器71以及72從MCU30(圖1)被供給電源電位VDI而進行工作，并且對從CPU32(圖1)輸出的選擇信號SEL進行緩沖并生成輸出信號。選擇信號SEL在選擇電源電位VEX時成為高電平(電源電位VDI)，在選擇電源電位VDD時成為低電平(基準電位VSS)。

電平變換器81使反相器72的輸出信號的高電平根據(jù)電源電位VDD而進行變換，從而生成輸出信號。反相器73使電平變換器81的輸出信號反相，從而生成輸出信號。反相器74使反相器73的輸出信號反相，從而生成控制信號SEL3。控制信號SEL3在選擇電源電位VDD時成為低電平(基準電位VSS)，在未選擇電源電位VDD時成為高電平(電源電位VDD)。

電平變換器82使從反相器74輸出的控制信號SEL3的高電平根據(jù)電源電位VP而進行變換，并且反相，從而生成反相輸出信號。反相器75使電平變換器82的反相輸出信號進一步反相，從而生成控制信號SEL4?？刂菩盘朣EL4在選擇電源電位VDD時成為低電平(基準電位VSS)，在未選擇電源電位VDD時成為高電平(電源電位VP)。

電平變換器83使從反相器74輸出的控制信號SEL3的高電平根據(jù)電源電位VP而變換從而生成輸出信號。反相器76使電平變換器83的輸出信號反相而生成控制信號SEL2?？刂菩盘朣EL2在選擇電源電位VEX時成為低電平(基準電位VSS)，在不選擇電源電位VEX時成為高電平(電源電位VP)。

電平變換器84使從反相器74輸出的控制信號SEL3的高電平根據(jù)電源電位VEX而變換從而生成輸出信號。反相器77使電平變換器84的輸出信號反相而生成控制信號SEL1。控制信號SEL1在選擇電源電位VEX時成為低電平(基準電位VSS)，在不選擇電源電位VEX時成為高電平(電源電位VEX)。

控制信號生成電路42向晶體管QP01的柵極施加控制信號SEL1，向晶體管QP02的柵極施加控制信號SEL2，向晶體管QP03的柵極施加控制信號SEL3，向晶體管QP04的柵極施加控制信號SEL4。

在選擇信號SEL為高電平時，控制信號SEL1以及SEL2成為低電平。由此，晶體管QP01以及QP02成為導通狀態(tài)，從而將電源電位VEX供給至節(jié)點N3。另外，控制信號SEL3成為電源電位VDD，控制信號SEL4成為電源電位VP。由此，在未選擇電源電位VDD時，晶體管QP03以及QP04成為斷開狀態(tài)，從而能夠正確地對被選擇的電源電位VEX進行檢測。

另一方面，在選擇信號SEL為低電平時，控制信號SEL3以及SEL4成為低電平。由此，晶體管QP03以及QP04成為導通狀態(tài)，從而將電源電位VDD供給至節(jié)點N3。另外，控制信號SEL1成為電源電位VEX，控制信號SEL2成為電源電位VP。由此，在未選擇電源電位VEX時，晶體管QP01以及QP02成為斷開狀態(tài)，從而能夠準確地對被選擇的電源電位VDD進行檢測。

可變分壓電路

可變分壓電路44包括：構成階梯電阻441的電阻R0～RN、例如由P溝道MOS晶體管QP1～QPN構成的多個開關電路、和檢測電平設定電路442。檢測電平設定電路442根據(jù)從CPU32(圖1)輸出的第二設定信號，而生成表示設定多個分壓比中的哪一個分壓比的設定信號S1～SN。例如，檢測電平設定電路442為了對1.2V～5V的電源電位進行檢測，從而能夠設定16種分壓比。

電阻R0被連接于基準電位VSS的配線與比較器45(圖1)的第二輸入端子之間。多個電阻R1～RN與比較器45的第二輸入端子串聯(lián)連接。多個開關電路根據(jù)設定信號S1～SN，而向多個電阻R1～RN中的一個電阻的一個端子施加由選擇電路41選擇的電源電位。

例如，圖1所示的CPU32向比較電壓生成電路43輸出將比較電壓V1設定為1V的第一設定信號，并且，向可變分壓電路44輸出以使被分壓而得到的電壓V2成為1V左右的方式對分壓比進行設定的第二設定信號。即，在選擇了額定值為5V的電源電位VEX的情況下，CPU32向檢測電平設定電路442輸出將分壓比設定為5：1的第二設定信號。

檢測電平設定電路442根據(jù)第二設定信號，而將設定信號S1～S(N-1)設為高電平，并且將設定信號SN設為低電平。因此，晶體管QP1～QP(N-1)斷開，并且，晶體管QPN導通，從而向電阻RN的一個端子施加電源電位VEX。電阻R0～RN以分壓比5：1而對電源電位VEX與基準電位VSS之間的電壓進行分壓，從而生成1V左右的電壓V2。比較器45通過將電壓V2與比較電壓V1進行比較，從而輸出表示比較結果的信號。

由此，CPU32能夠掌握電源電位VEX是否高于額定值5V。另外，在電源電位VEX低于額定值5V的情況下，CPU32也可以通過變更分壓比，從而掌握電源電位VEX是否高于4.8V。通過這種方式，CPU32能夠掌握電源電位VEX的范圍。

同樣地，在選擇了額定值為2V的電源電位VDD的情況下，CPU32向檢測電平設定電路442供給將分壓比設定為2：1的第二設定信號。由此，CPU32能夠掌握電源電位VDD是否高于額定值2V。如此，通過根據(jù)由選擇電路41選擇的電源電位而對分壓比進行設定，從而掌握被選擇的電源電位的范圍。

如以上說明的那樣，根據(jù)本實施方式，通過設置從多個電源電位中選擇一個電源電位的選擇電路41、和以被設定的分壓比而對由選擇電路41選擇的電源電位與基準電位VSS之間的電壓進行分壓的可變分壓電路44，從而不僅能夠?qū)κ箯耐獠抗┙o的電源電位VEX穩(wěn)定化而得到的電源電位VDD進行檢測，還能夠?qū)Ρ环€(wěn)定化之前的電源電位VEX進行檢測。因此，在從電池供給電源電壓的情況下，通過對被穩(wěn)定化之前的電源電位VEX進行檢測，從而能夠得知正確的電池的剩余量。

電子設備

接下來，參照圖4，對本發(fā)明的一個實施方式所涉及的電子設備進行說明。

圖4為表示本發(fā)明的一個實施方式所涉及的電子設備的結構示例的框圖。電子設備100可以包含本發(fā)明的一個實施方式所涉及的半導體集成電路裝置110、操作部120、通信部130、顯示部140、聲音輸出部150。例如，半導體集成電路裝置110以及通信部130～聲音輸出部150從電池1被供給電源電壓，從而進行工作。并且，也可以對圖4所示的結構要素的一部分進行省略或變更，或者，也可以對圖4所示的結構要素附加其他結構要素。

半導體集成電路裝置110包括：靜電保護電路10、調(diào)節(jié)器(REG)20、微型電子計算機(MCU)30、電源電壓檢測電路40。另外，微型電子計算機30包括調(diào)節(jié)器31(圖1)、CPU32、ROM(只讀存儲器)33、RAM(隨機存取存儲器)34。

CPU32根據(jù)被存儲于ROM33等內(nèi)的程序，并利用被存儲于ROM33等的數(shù)據(jù)等，而實施各種運算處理或控制處理。例如，CPU32根據(jù)從操作部120輸出的操作信號而實施各種數(shù)據(jù)處理，或者，為了與外部之間實施數(shù)據(jù)通信而對通信部130進行控制，或者，生成用于使顯示部140顯示各種圖像的圖像信號，或者，生成用于使聲音輸出部150輸出各種聲音的聲音信號。

ROM33對用于供CPU32實施各種運算處理或控制處理的程序或數(shù)據(jù)等進行存儲。另外，RAM34作為CPU32的工作區(qū)域而被使用，并對從ROM33讀出的程序或數(shù)據(jù)、利用操作部120而被輸入的數(shù)據(jù)、或者CPU32根據(jù)程序而執(zhí)行得到的運算結果等進行臨時存儲。

操作部120例如為包括操作鍵或按鈕開關等的輸入裝置，并向CPU32輸出與由使用者的操作相對應的操作信號。通信部130例如由模擬電路以及數(shù)字電路構成，并實施CPU32與外部裝置之間的數(shù)據(jù)通信。顯示部140例如包括LCD(液晶顯示裝置)等，并根據(jù)從CPU32供給的顯示信號而顯示各種信息。另外，聲音輸出部150例如包括揚聲器等，并根據(jù)從CPU32供給的聲音信號，而輸出聲音。

作為電子設備100，例如，相當于計算器、電子辭典、電子游戲設備、移動電話機等移動體終端、數(shù)碼照相機、數(shù)字電影院、電視機、可視電話、防盜用視頻監(jiān)控器、頭戴式顯示器、個人電子計算機、打印機、網(wǎng)絡設備、汽車導航裝置、測量設備、以及醫(yī)療設備(例如，電子體溫計、血壓計、血糖儀、心電圖計測裝置、超聲波診斷裝置以及電子內(nèi)窺鏡)等。

在本實施方式中，通過被內(nèi)置于半導體集成電路裝置110中的電源電壓檢測電路40對由調(diào)節(jié)器20而被穩(wěn)定化之前的電源電位VEX進行檢測，從而能夠掌握被供給至電子設備的其他部分的電源電壓的大小。因此，在從電池1供給電源電壓的情況下，能夠?qū)﹄姵?的剩余量是否足以供電子設備100的正常工作進行判斷。

本發(fā)明并非限定于以上說明的實施方式的發(fā)明，通過在該技術領域而具有通常的知識的人士，能夠在本發(fā)明的技術思想內(nèi)實施較多的變形。

符號說明

1…電池、10…靜電保護電路、20、31…調(diào)節(jié)器、30…微型電子計算機、32…CPU、33…ROM、34…RAM、40…電源電壓檢測電路、41…選擇電路、42…控制信號生成電路、43…比較電壓生成電路、431…恒壓生成電路、432…運算放大器、433…階梯電阻、434…補償電路、44…可變分壓電路、441…階梯電阻、442…檢測電平設定電路、45…比較器、46…鎖存電路、47…電平變換器、50…P型的半導體基板、51～54…N阱、55、56…P型的雜質(zhì)擴散區(qū)域、61～64…N型的雜質(zhì)擴散區(qū)域、71～77…反相器、81～84…電平變換器、100…電子設備、110…半導體集成電路裝置、120…操作部、130…通信部、140…顯示部、150…聲音輸出部、P1、P2…電源端子、QN1…N溝道MOS晶體管、QP01～QP04、QP1～QPN…P溝道MOS晶體管、R0～RN…電阻。