1.一種數(shù)據(jù)傳輸方法，應(yīng)用于分布式網(wǎng)絡(luò)通信設(shè)備，所述分布式網(wǎng)絡(luò)通信設(shè)備包括一個主控模塊和N個業(yè)務(wù)模塊，N為大于等于2的整數(shù)，其特征在于，所述主控模塊包括中央處理器和可編程器件，所述可編程器件包括邏輯門電路，所述邏輯門電路用于控制所述可編程器件的狀態(tài)機，所述方法包括：
所述中央處理器向所述可編程器件發(fā)送訪問請求，所述訪問請求為寫訪問或讀訪問；
所述邏輯門電路根據(jù)所述訪問請求控制所述可編程器件的狀態(tài)機，使得所述主控模塊建立與每個所述業(yè)務(wù)模塊之間的鏈路；
所述中央處理器通過所述主控模塊與每個所述業(yè)務(wù)模塊之間的鏈路同時對至少兩個所述業(yè)務(wù)模塊進行訪問操作。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述中央處理器與所述可編程器件通過第一I2C總線連接，所述主控模塊通過N個I2C總線與所述N個業(yè)務(wù)模塊連接，所述可編程器件的狀態(tài)機處于第一狀態(tài)，所述第一狀態(tài)為所述可編程器件內(nèi)部通過第一邏輯信號線實現(xiàn)與所述N個I2C總線以及所述第一I2C總線的邏輯連接，所述訪問請求為寫訪問，
所述中央處理器通過所述主控模塊與每個所述業(yè)務(wù)模塊之間的鏈路同時對所述業(yè)務(wù)模塊進行訪問操作包括：
所述中央處理器通過所述第一I2C總線、所述第一邏輯信號線和所述N個I2C總線同時對至少兩個所述業(yè)務(wù)模塊進行寫訪問；
所述中央處理器通過所述第一I2C總線、所述第一邏輯信號線和所述N個I2C總線接收所述寫訪問的業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述中央處理器與所述可編程器件通過第一I2C總線連接，所述主控模塊通過N個I2C總線與所述N個業(yè)務(wù)模塊連接，所述可編程器件的狀態(tài)機處于第一狀態(tài)，所述第一狀態(tài)為所述可編程器件內(nèi)部通過第一邏輯信號線實現(xiàn)與所述N個I2C總線以及所述第一I2C總線的邏輯連接，所述可編程器件還包括N-1個數(shù)據(jù)寄存器，所述訪問請求為讀訪問，
所述邏輯門電路根據(jù)所述訪問請求控制所述可編程器件的狀態(tài)機包括：
所述邏輯門電路根據(jù)所述讀訪問控制所述可編程器件的狀態(tài)機從所述第一狀態(tài)轉(zhuǎn)變?yōu)榈诙顟B(tài)，所述第二狀態(tài)為所述可編程器件內(nèi)部通過所述第一邏輯信號線實現(xiàn)與第二I2C總線以及所述第一I2C總線的邏輯連接，所述第二I2C總線為連接所述主控模塊與第一業(yè)務(wù)模塊的總線，以及通過第二邏輯信號線至第N邏輯信號線實現(xiàn)與N-1個I2C總線的一對一邏輯連接，所述N-1個I2C總線為所述主控模塊與N-1個業(yè)務(wù)模塊一對一連接的總線，且所述第二邏輯信號線至所述第N邏輯信號線分別與所述N-1個數(shù)據(jù)寄存器一對一邏輯連接；
所述中央處理器通過所述主控模塊與每個所述業(yè)務(wù)模塊之間的鏈路同時對至少兩個所述業(yè)務(wù)模塊進行訪問操作包括：
所述中央處理器通過所述第一I2C總線、所述第一邏輯信號線和所述第二I2C總線對所述第一業(yè)務(wù)模塊進行讀訪問，同時所述N-1個業(yè)務(wù)模塊中每個業(yè)務(wù)模塊通過與其對應(yīng)的所述數(shù)據(jù)寄存器連接的I2C總線和邏輯信號線將數(shù)據(jù)傳輸至對應(yīng)的所述數(shù)據(jù)寄存器。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，在所述中央處理器通過所述第一I2C總線、所述第一邏輯信號線和所述第二I2C總線對所述第一業(yè)務(wù)模塊進行讀訪問，同時所述N-1個業(yè)務(wù)模塊中每個業(yè)務(wù)模塊通過與其對應(yīng)的所述數(shù)據(jù)寄存器連接的I2C總線和邏輯信號線將數(shù)據(jù)傳輸至對應(yīng)的所述數(shù)據(jù)寄存器之后，所述方法還包括：
所述邏輯門電路控制所述可編程器件的狀態(tài)機從所述第二狀態(tài)轉(zhuǎn)變?yōu)榈谌隣顟B(tài)，所述第三狀態(tài)為所述N-1個數(shù)據(jù)寄存器首尾邏輯相連，且所述可編程器件內(nèi)部通過所述第一邏輯信號線實現(xiàn)與所述第一I2C總線和首個所述數(shù)據(jù)寄存器的邏輯連接；
所述中央處理器連續(xù)讀取所述N-1個數(shù)據(jù)寄存器中的數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，在所述中央處理器連續(xù)讀取所述N-1個數(shù)據(jù)寄存器中的數(shù)據(jù)之后，所述方法還包括：
所述邏輯門電路控制所述可編程器件的狀態(tài)機從所述第三狀態(tài)轉(zhuǎn)變?yōu)樗龅谝粻顟B(tài)；
所述中央處理器通過所述第一I2C總線、所述第一邏輯信號線和所述N個I2C總線向所述N個業(yè)務(wù)模塊發(fā)送應(yīng)答響應(yīng)。
6.根據(jù)權(quán)利要求2或5所述的方法，其特征在于，在所述中央處理器通過所述主控模塊與每個所述業(yè)務(wù)模塊之間的鏈路同時對至少兩個所述業(yè)務(wù)模塊進行訪問操作之前，所述方法還包括：
所述中央處理器發(fā)送業(yè)務(wù)模塊的地址，尋址所述業(yè)務(wù)模塊；
所述中央處理器通過所述第一I2C總線、所述第一邏輯信號線和所述N個I2C總線接收被尋址的所述業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。
7.一種分布式網(wǎng)絡(luò)通信設(shè)備，所述分布式網(wǎng)絡(luò)通信設(shè)備包括一個主控模塊和N個業(yè)務(wù)模塊，N為大于等于2的整數(shù)，其特征在于，所述主控模塊包括中央處理器和可編程器件，所述可編程器件包括邏輯門電路，所述邏輯門電路用于控制所述可編程器件的狀態(tài)機，
所述中央處理器，用于向所述可編程器件發(fā)送訪問請求，所述訪問請求為寫訪問或讀訪問；
所述邏輯門電路，用于根據(jù)所述訪問請求控制所述可編程器件的狀態(tài)機，使得所述主控模塊建立與每個所述業(yè)務(wù)模塊之間的鏈路；
所述中央處理器，還用于通過所述主控模塊與每個所述業(yè)務(wù)模塊之間的鏈路同時對至少兩個所述業(yè)務(wù)模塊進行訪問操作。
8.根據(jù)權(quán)利要求7所述的分布式網(wǎng)絡(luò)通信設(shè)備，其特征在于，所述中央處理器與所述可編程器件通過第一I2C總線連接，所述主控模塊通過N個I2C總線與所述N個業(yè)務(wù)模塊連接，所述可編程器件的狀態(tài)機處于第一狀態(tài)，所述第一狀態(tài)為所述可編程器件內(nèi)部通過第一邏輯信號線實現(xiàn)與所述N個I2C總線以及所述第一I2C總線的邏輯連接，所述訪問請求為寫訪問，
所述中央處理器，具體用于通過所述第一I2C總線、所述第一邏輯信號線和所述N個I2C總線同時對至少兩個所述業(yè)務(wù)模塊進行寫訪問；
所述中央處理器，還用于通過所述第一I2C總線、所述第一邏輯信號線和所述N個I2C總線接收所述寫訪問的業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。
9.根據(jù)權(quán)利要求7所述的分布式網(wǎng)絡(luò)通信設(shè)備，其特征在于，所述中央處理器與所述可編程器件通過第一I2C總線連接，所述主控模塊通過N個I2C總線與所述N個業(yè)務(wù)模塊連接，所述可編程器件的狀態(tài)機處于第一狀態(tài)，所述第一狀態(tài)為所述可編程器件內(nèi)部通過第一邏輯信號線實現(xiàn)與所述N個I2C總線以及所述第一I2C總線的邏輯連接，所述可編程器件還包括N-1個數(shù)據(jù)寄存器，所述訪問請求為讀訪問，
所述邏輯門電路，具體用于根據(jù)所述讀訪問控制所述可編程器件的狀態(tài)機從所述第一狀態(tài)轉(zhuǎn)變?yōu)榈诙顟B(tài)，所述第二狀態(tài)為所述可編程器件內(nèi)部通過所述第一邏輯信號線實現(xiàn)與第二I2C總線以及所述第一I2C總線的邏輯連接，所述第二I2C總線為連接所述主控模塊與第一業(yè)務(wù)模塊的總線，以及通過第二邏輯信號線至第N邏輯信號線實現(xiàn)與N-1個I2C總線的一對一邏輯連接，所述N-1個I2C總線為所述主控模塊與N-1個業(yè)務(wù)模塊一對一連接的總線，且所述第二邏輯信號線至所述第N邏輯信號線分別與所述N-1個數(shù)據(jù)寄存器一對一邏輯連接；
所述中央處理器，具體用于通過所述第一I2C總線、所述第一邏輯信號線和所述第二I2C總線對所述第一業(yè)務(wù)模塊進行讀訪問，同時所述N-1個業(yè)務(wù)模塊中每個業(yè)務(wù)模塊通過與其對應(yīng)的所述數(shù)據(jù)寄存器連接的I2C總線和邏輯信號線將數(shù)據(jù)傳輸至對應(yīng)的所述數(shù)據(jù)寄存器。
10.根據(jù)權(quán)利要求9所述的分布式網(wǎng)絡(luò)通信設(shè)備，其特征在于，
所述邏輯門電路，具體用于控制所述可編程器件的狀態(tài)機從所述第二狀態(tài)轉(zhuǎn)變?yōu)榈谌隣顟B(tài)，所述第三狀態(tài)為所述N-1個數(shù)據(jù)寄存器首尾邏輯相連，且所述可編程器件內(nèi)部通過所述第一邏輯信號線實現(xiàn)與所述第一I2C總線和首個所述數(shù)據(jù)寄存器的邏輯連接；
所述中央處理器，還用于連續(xù)讀取所述N-1個數(shù)據(jù)寄存器中的數(shù)據(jù)。
11.根據(jù)權(quán)利要求10所述的分布式網(wǎng)絡(luò)通信設(shè)備，其特征在于，
所述邏輯門電路，具體用于控制所述可編程器件的狀態(tài)機轉(zhuǎn)變?yōu)樗龅谝粻顟B(tài)；
所述中央處理器，還用于通過所述第一I2C總線、所述第一邏輯信號線和所述N個I2C總線向所述N個業(yè)務(wù)模塊發(fā)送應(yīng)答響應(yīng)。
12.根據(jù)權(quán)利要求8或11所述的分布式網(wǎng)絡(luò)通信設(shè)備，其特征在于，
所述中央處理器，還用于發(fā)送業(yè)務(wù)模塊的地址，尋址所述業(yè)務(wù)模塊；
所述中央處理器，還用于通過所述第一I2C總線、所述第一邏輯信號線和所述N個I2C總線接收被尋址的所述業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。