技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種用于卷積神經(jīng)網(wǎng)絡(luò)計(jì)算的處理器。其中，處理器中設(shè)置了多個(gè)并行的計(jì)算單元，每個(gè)計(jì)算單元可以針對(duì)其所對(duì)應(yīng)的對(duì)應(yīng)輸出通道，基于N個(gè)輸入通道的輸入數(shù)據(jù)和分別分配給對(duì)應(yīng)輸出通道的權(quán)重組，計(jì)算對(duì)應(yīng)輸出通道的輸出數(shù)據(jù)。上述多個(gè)計(jì)算單元可以同步地接收N個(gè)輸入通道的輸入數(shù)據(jù)，并且同步地進(jìn)行計(jì)算。由此，本發(fā)明的處理器在用于卷積神經(jīng)網(wǎng)絡(luò)計(jì)算時(shí)，可以實(shí)現(xiàn)并行化計(jì)算，從而可以大大縮短完成整個(gè)卷積神經(jīng)網(wǎng)絡(luò)計(jì)算所需的時(shí)間。

技術(shù)研發(fā)人員：郭開(kāi)元;姚頌
受保護(hù)的技術(shù)使用者：姚頌
文檔號(hào)碼：201610543294
技術(shù)研發(fā)日：2016.07.11
技術(shù)公布日：2016.12.07