本發(fā)明涉及通信數(shù)據(jù)處理技術(shù)領(lǐng)域，具體的涉及一種可監(jiān)控的信息處理系統(tǒng)。

背景技術(shù)：

隨著電子信息技術(shù)的發(fā)展，對(duì)數(shù)據(jù)處理提出了更高的要求，如今已進(jìn)入大數(shù)據(jù)時(shí)代，數(shù)據(jù)處理的可靠性、快速性越不越成為人們追求的目標(biāo)。目前市場(chǎng)上處理數(shù)據(jù)能力較強(qiáng)的信息處理板功耗很大，工作過(guò)程中整板升溫明顯，保障處理板的使用安全，已成為亟待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的即在于克服現(xiàn)有技術(shù)的不足，提供一種可監(jiān)控的信息處理系統(tǒng)，其信息處理能力強(qiáng)，且可實(shí)時(shí)監(jiān)控整板各路電源電壓、CPU內(nèi)核溫度及附近板溫以及FPGA的內(nèi)核溫度，以使本發(fā)明安全使用，解決了強(qiáng)處理能力信息處理裝置的使用安全性及穩(wěn)定性的技術(shù)問(wèn)題。

本發(fā)明的發(fā)明目的通過(guò)下述技術(shù)方案實(shí)現(xiàn)：

一種可監(jiān)控的信息處理系統(tǒng)，包括一FPGA，所述FPGA內(nèi)設(shè)置有溫度模塊，用于監(jiān)測(cè)FPGA的內(nèi)核溫度，所述FPGA外掛4片CPU，所述CPU型號(hào)為MPC8640D，每片所述CPU均外掛一片溫度傳感芯片ADT7461，用于監(jiān)測(cè)CPU的內(nèi)核溫度及附近板溫、并將溫度監(jiān)測(cè)結(jié)果輸出至FPGA，所述FPGA還外掛有一片電源監(jiān)控芯片，用于監(jiān)控整板各路電源電壓，并根據(jù)FPGA輸出的溫度監(jiān)測(cè)結(jié)果控制整板電源下電，監(jiān)測(cè)信息通過(guò)FPGA引出的I2C總線(xiàn)傳輸，每片所述的CPU均通過(guò)SRIO總線(xiàn)、PCIE總線(xiàn)和GbE總線(xiàn)與VPX連接器連接，用于板內(nèi)和板外的數(shù)據(jù)交互。

本發(fā)明由一片F(xiàn)PGA外接4片MPC8640D進(jìn)行信息處理，MC8640支持1GHz處理能力，采用+0.95V內(nèi)核電壓，在同環(huán)境溫度同主頻工作情況下功耗較低，可靠性更高，而與VPX連接器連接的SRIO總線(xiàn)、PCIE總線(xiàn)和GbE總線(xiàn)，使本發(fā)明內(nèi)外數(shù)據(jù)交互速度高，從而更進(jìn)一步的保障了本發(fā)明較強(qiáng)的信息處理能力。

本發(fā)明將系統(tǒng)監(jiān)控中的槽位號(hào)信號(hào)接入FPGA，F(xiàn)PGA根據(jù)槽位號(hào)確定模塊的主從關(guān)系，兩條I2C總線(xiàn)均由FPGA引出，I2C控制器及寄存器由FPGA邏輯實(shí)現(xiàn)。板內(nèi)的溫度檢測(cè)點(diǎn)有4個(gè)MPC8640D內(nèi)核溫度及附近板溫，F(xiàn)PGA內(nèi)核溫度及附近板溫，MPC8640D內(nèi)核溫度由ADT7461溫度傳感芯片監(jiān)測(cè)，此芯片可實(shí)時(shí)監(jiān)測(cè)遠(yuǎn)端（MPC8640D內(nèi)核）和附近板溫，并且兩個(gè)溫度的報(bào)警值可軟件設(shè)定，即可通過(guò)MPC8640D的I2C總線(xiàn)訪(fǎng)問(wèn)ADT7461的內(nèi)部寄存器設(shè)定報(bào)警值，ADT7461的報(bào)警信號(hào)輸出到電源控制芯片上，如果過(guò)溫報(bào)警信號(hào)有效，電源控制芯片控制整板電源下電。FPGA的內(nèi)核溫度可由其內(nèi)部溫度監(jiān)控模塊輸出，通過(guò)MPC8640D在FPGA內(nèi)部設(shè)定一個(gè)報(bào)警溫度值，由FPGA內(nèi)部邏輯自行比較，若過(guò)溫則輸出有效報(bào)警信號(hào)到電源控制芯片上控制板電源下電。

進(jìn)一步的，所述電源監(jiān)控芯片為L(zhǎng)attice公司的ispPAC-POWR1014A，此芯片3.3V供電，具備10路電源實(shí)時(shí)監(jiān)控，25個(gè)可編程宏單元，10路Open-Drain輸出及I2C接口；可通過(guò)I2C接口讀取10路輸入電源任一路的電壓值，并且能設(shè)置10路電源的過(guò)壓和欠壓比值，內(nèi)部邏輯資源能控制10路輸出信號(hào)控制整板的電源芯片。

進(jìn)一步的，所述FPGA外接有256MB的FLASH，所述FLASH包括兩片2片Spansion公司的S29GL01GP FLASH芯片，所述FPGA還分別與設(shè)置于前面板上的兩個(gè)光電轉(zhuǎn)換模塊、調(diào)試串口和復(fù)位按鍵連接。FPGA外接的256MB FLASH更進(jìn)一步增強(qiáng)了信息的讀取能力，F(xiàn)lash的信號(hào)線(xiàn)全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪(fǎng)問(wèn)Flash。

進(jìn)一步的，每片所述CPU均外掛兩片DDR，每個(gè)所述DDR容量均為512MB。采用8片型號(hào)MT47H64M16-37E 的128MB DDR2，每4片一組組成64bit，每個(gè)處理核外掛1組，組成雙通道DDR2，MT47H64M16-37E的最大時(shí)鐘頻率為333MHz。

進(jìn)一步的，所述FLASH包括兩片2片Spansion公司的S29GL01GP FLASH芯片，2片S29GL01GP FLASH芯片拼接為32bit寬度，容量≥256MB，提高了訪(fǎng)問(wèn)速度；Flash的信號(hào)線(xiàn)全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪(fǎng)問(wèn)Flash。

進(jìn)一步的，所述SRIO總線(xiàn)包括TS1578芯片，所述TS1578芯片包括8路×4 SRIO接口，其中所述4路×4 SRIO接口分別與4片CPU連接，其余4路×4 SRIO接口與VPX連接器的P1口連接，所有路×4 SRIO接口均支持RapidIO 1.2規(guī)范，所有路×4 SRIO接口的默認(rèn)線(xiàn)速為3.125Gbps。

進(jìn)一步的，所述PCIE總線(xiàn)包括PEX8648芯片，所述PEX8648芯片包括6路×8 PCIE接口，其中所述4路×8 PCIE接口分別與4片CPU連接，1路×8 PCIE接口與VPX連接器的P5口連接，1路×8 PCIE接口與FPGA連接，所有路×8 PCIe接口均支持PCIe 1.0a規(guī)范，所有路×8 PCIe接口的默認(rèn)線(xiàn)速為2.5Gbps。

進(jìn)一步的，所述GbE總線(xiàn)包括BCM5396芯片，所述BCM5396芯片至少包括13路千兆網(wǎng)口，其中4路千兆網(wǎng)口經(jīng)PHY芯片后分別與4片CPU的RGMII接口連接， 4路千兆網(wǎng)口與VPX連接器的P2口連接，4路千兆網(wǎng)口與VPX連接器的P3口連接，1路千兆網(wǎng)口經(jīng)PHY芯片后與前面板上的調(diào)試網(wǎng)口連接。

進(jìn)一步的，所述調(diào)試網(wǎng)口為1路1000Base-T以太網(wǎng)接口。

進(jìn)一步的，所述4片CPU各引出1路RGMII接口與VPX連接器的P2口連接。

進(jìn)一步的，所述前面板上還設(shè)置有8個(gè)LED指示燈，所述調(diào)試串口為1路RS232異步串口，所述兩個(gè)光電轉(zhuǎn)換模塊各包括1路光纖接口，所述光纖接口的默認(rèn)線(xiàn)速為3.12Gbps。

本發(fā)明與現(xiàn)有技術(shù)相比，具有如下的優(yōu)點(diǎn)和有益效果：

本發(fā)明由一片F(xiàn)PGA外接4片MPC8640D進(jìn)行信息處理，MC8640支持1GHz處理能力，采用+0.95V內(nèi)核電壓，在同環(huán)境溫度同主頻工作情況下功耗較低，可靠性更高。FPGA外接的256MB FLASH更進(jìn)一步增強(qiáng)了信息的讀取能力，F(xiàn)lash的信號(hào)線(xiàn)全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪(fǎng)問(wèn)Flash，而與VPX連接器連接的SRIO總線(xiàn)、PCIE總線(xiàn)和GbE總線(xiàn)，使本發(fā)明內(nèi)外數(shù)據(jù)交互速度高，從而更進(jìn)一步的保障了本發(fā)明較強(qiáng)的信息處理能力。

附圖說(shuō)明

此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明實(shí)施例的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，并不構(gòu)成對(duì)本發(fā)明實(shí)施例的限定。在附圖中：

圖1為本發(fā)明一種實(shí)施方式的原理框圖；

圖2為本發(fā)明一種實(shí)施方式中監(jiān)控系統(tǒng)原理圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施例和附圖，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明，本發(fā)明的示意性實(shí)施方式及其說(shuō)明僅用于解釋本發(fā)明，并不作為對(duì)本發(fā)明的限定。

實(shí)施例1

如圖1和圖2所示，一種可監(jiān)控的信息處理系統(tǒng)，包括一FPGA，所述FPGA內(nèi)設(shè)置有溫度模塊，用于監(jiān)測(cè)FPGA的內(nèi)核溫度，所述FPGA外掛4片CPU，所述CPU型號(hào)為MPC8640D，每片所述CPU均外掛一片溫度傳感芯片ADT7461，用于監(jiān)測(cè)CPU的內(nèi)核溫度及附近板溫、并將溫度監(jiān)測(cè)結(jié)果輸出至FPGA，所述FPGA還外掛有一片電源監(jiān)控芯片，用于監(jiān)控整板各路電源電壓，并根據(jù)FPGA輸出的溫度監(jiān)測(cè)結(jié)果控制整板電源下電，監(jiān)測(cè)信息通過(guò)FPGA引出的I2C總線(xiàn)傳輸，每片所述的CPU均通過(guò)SRIO總線(xiàn)、PCIE總線(xiàn)和GbE總線(xiàn)與VPX連接器連接，用于板內(nèi)和板外的數(shù)據(jù)交互。

本發(fā)明由一片F(xiàn)PGA外接4片MPC8640D進(jìn)行信息處理，MC8640支持1GHz處理能力，采用+0.95V內(nèi)核電壓，在同環(huán)境溫度同主頻工作情況下功耗較低，可靠性更高，而與VPX連接器連接的SRIO總線(xiàn)、PCIE總線(xiàn)和GbE總線(xiàn)，使本發(fā)明內(nèi)外數(shù)據(jù)交互速度高，從而更進(jìn)一步的保障了本發(fā)明較強(qiáng)的信息處理能力。

本發(fā)明將系統(tǒng)監(jiān)控中的槽位號(hào)信號(hào)接入FPGA，F(xiàn)PGA根據(jù)槽位號(hào)確定模塊的主從關(guān)系，兩條I2C總線(xiàn)均由FPGA引出，I2C控制器及寄存器由FPGA邏輯實(shí)現(xiàn)。板內(nèi)的溫度檢測(cè)點(diǎn)有4個(gè)MPC8640D內(nèi)核溫度及附近板溫，F(xiàn)PGA內(nèi)核溫度及附近板溫，MPC8640D內(nèi)核溫度由ADT7461溫度傳感芯片監(jiān)測(cè)，此芯片可實(shí)時(shí)監(jiān)測(cè)遠(yuǎn)端（MPC8640D內(nèi)核）和附近板溫，并且兩個(gè)溫度的報(bào)警值可軟件設(shè)定，即可通過(guò)MPC8640D的I2C總線(xiàn)訪(fǎng)問(wèn)ADT7461的內(nèi)部寄存器設(shè)定報(bào)警值，ADT7461的報(bào)警信號(hào)輸出到電源控制芯片上，如果過(guò)溫報(bào)警信號(hào)有效，電源控制芯片控制整板電源下電。FPGA的內(nèi)核溫度可由其內(nèi)部溫度監(jiān)控模塊輸出，通過(guò)MPC8640D在FPGA內(nèi)部設(shè)定一個(gè)報(bào)警溫度值，由FPGA內(nèi)部邏輯自行比較，若過(guò)溫則輸出有效報(bào)警信號(hào)到電源控制芯片上控制板電源下電。

實(shí)施例2：

本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1和圖2所示，在本實(shí)施例中，電源監(jiān)控芯片為L(zhǎng)attice公司的ispPAC-POWR1014A，此芯片3.3V供電，可通過(guò)電源轉(zhuǎn)換芯片將其它電源轉(zhuǎn)換為3.3V，此芯片具備10路電源實(shí)時(shí)監(jiān)控，25個(gè)可編程宏單元，10路Open-Drain輸出及I2C接口；可通過(guò)I2C接口讀取10路輸入電源任一路的電壓值，并且能設(shè)置10路電源的過(guò)壓和欠壓比值，內(nèi)部邏輯資源能控制10路輸出信號(hào)控制整板的電源芯片。

實(shí)施例3：

本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1所示，在本實(shí)施例中， FPGA外接有256MB的FLASH，所述FLASH包括兩片2片Spansion公司的S29GL01GP FLASH芯片，由此更進(jìn)一步增強(qiáng)了信息的讀取能力，F(xiàn)lash的信號(hào)線(xiàn)全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪(fǎng)問(wèn)Flash，F(xiàn)PGA還分別與設(shè)置于前面板上的兩個(gè)光電轉(zhuǎn)換模塊、調(diào)試串口和復(fù)位按鍵連接。FPGA外接的256MB FLASH更進(jìn)一步增強(qiáng)了信息的讀取能力，F(xiàn)lash的信號(hào)線(xiàn)全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪(fǎng)問(wèn)Flash。

每片CPU均外掛兩片DDR，每個(gè)所述DDR容量均為512MB。采用8片型號(hào)MT47H64M16-37E 的128MB DDR2，每4片一組組成64bit，每個(gè)處理核外掛1組，組成雙通道DDR2，MT47H64M16-37E的最大時(shí)鐘頻率為333MHz。FLASH包括兩片2片Spansion公司的S29GL01GP FLASH芯片，2片S29GL01GP FLASH芯片拼接為32bit寬度，容量≥256MB，提高了訪(fǎng)問(wèn)速度；Flash的信號(hào)線(xiàn)全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪(fǎng)問(wèn)Flash。

SRIO總線(xiàn)包括TS1578芯片， TS1578芯片包括8路×4 SRIO接口，其中4路×4 SRIO接口分別與4片CPU連接，其余4路×4 SRIO接口與VPX連接器的P1口連接，所有路×4 SRIO接口均支持RapidIO 1.2規(guī)范，默認(rèn)線(xiàn)速為3.125Gbps。具體接線(xiàn)方式為：TSI578芯片的Port0接到CPU A的MPC8640D的SerDes2上，Port2接到CPU C的MPC8640D的SerDes2上，Port12接到CPU B的MPC8640D的SerDes2上，Port14接到CPU D的MPC8640D的SerDes2上；TSI578剩下的4個(gè)端口直接接到VPX的P1上。TSI578芯片的I2C接口、端口配置信號(hào)、復(fù)位信號(hào)及Powerdown信號(hào)接到FPGA上，方便FPGA配置及控制。TSI578芯片的SCLK時(shí)鐘使用ICS841664芯片提供，此芯片能配置輸出156.25MHz時(shí)鐘，輸出時(shí)鐘抖動(dòng)<1ps，滿(mǎn)足TSI578的3ps時(shí)鐘抖動(dòng)要求。

PCIE總線(xiàn)包括PEX8648芯片， PEX8648芯片包括6路×8 PCIE接口，其中所述4路×8 PCIE接口分別與4片CPU連接，1路×8 PCIE接口與VPX連接器的P5口連接，1路×8 PCIE接口與FPGA連接，所有路×8 PCIe接口均支持PCIe 1.0a規(guī)范，默認(rèn)線(xiàn)速為2.5Gbps。PEX8648芯片的Port9接到CPU A的MPC8640D的SerDes1上，Port8接到CPU B的MPC8640D的SerDes1上，Port12接到CPU C的MPC8640D的SerDes1上，Port13接到CPU D的MPC8640D的SerDes1上；剩下的Port1端口接到VPX的P5上，最后一個(gè)端口接到FPGA的PCIE端口上。PEX8648芯片外接一片SPI接口的Flash（AT25128）用于芯片的初始化配置。PEX8648芯片的I2C接口、端口配置信號(hào)及復(fù)位信號(hào)信號(hào)接到FPGA上，方便FPGA配置和控制。

GbE總線(xiàn)包括BCM5396芯片，BCM5396芯片至少包括13路千兆網(wǎng)口，其中4路千兆網(wǎng)口經(jīng)PHY芯片后分別與4片CPU的RGMII接口連接，4路千兆網(wǎng)口與VPX連接器的P2口連接，4路千兆網(wǎng)口與VPX連接器的P3口連接，1路千兆網(wǎng)口經(jīng)PHY芯片后與前面板上的調(diào)試網(wǎng)口連接。4片CPU各引出1路RGMII接口與VPX連接器的P2口連接。PEX8648芯片的Port9接到CPU A的MPC8640D的SerDes1上，Port8接到CPU B的MPC8640D的SerDes1上，Port12接到CPU C的MPC8640D的SerDes1上，Port13接到CPU D的MPC8640D的SerDes1上；剩下的Port1端口接到VPX的P5上，最后一個(gè)端口接到FPGA的PCIE端口上。PEX8648芯片外接一片SPI接口的Flash（AT25128）用于芯片的初始化配置。PEX8648芯片的I2C接口、端口配置信號(hào)及復(fù)位信號(hào)信號(hào)接到FPGA上，方便FPGA配置和控制。

實(shí)施例4：

本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1所示，在本實(shí)施例中，前面板上還設(shè)置有8個(gè)LED指示燈，調(diào)試網(wǎng)口為1路1000Base-T以太網(wǎng)接口，調(diào)試串口為1路RS232異步串口，兩個(gè)光電轉(zhuǎn)換模塊各包括1路光纖接口，光纖接口的默認(rèn)線(xiàn)速為3.12Gbps。

以上所述的具體實(shí)施方式，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施方式而已，并不用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。