技術(shù)總結(jié)
本申請展示了用于有效配置數(shù)據(jù)管理的電路系統(tǒng)。該電路系統(tǒng)可以包括將電路設(shè)計(jì)的配置數(shù)據(jù)與基本電路設(shè)計(jì)的基本配置數(shù)據(jù)進(jìn)行比較的編碼電路。該編碼電路可以壓縮配置數(shù)據(jù)與基本配置數(shù)據(jù)之間的差異以產(chǎn)生壓縮的配置數(shù)據(jù)。該壓縮的配置數(shù)據(jù)可以被存儲在存儲電路中。為了在集成電路中實(shí)現(xiàn)該電路設(shè)計(jì)，解碼電路可以從存儲電路中檢索該壓縮的配置數(shù)據(jù)，解壓該壓縮的配置數(shù)據(jù)并且將解壓操作的結(jié)果與基本配置數(shù)據(jù)進(jìn)行比較以恢復(fù)配置數(shù)據(jù)。所恢復(fù)的配置數(shù)據(jù)可以用于在集成電路上對配置存儲位進(jìn)行編程，從而實(shí)現(xiàn)該電路設(shè)計(jì)。

技術(shù)研發(fā)人員：J·A·可汗;S·J·布里森登
受保護(hù)的技術(shù)使用者：阿爾特拉公司
文檔號碼：201610737300
技術(shù)研發(fā)日：2016.08.26
技術(shù)公布日：2017.03.08