相關申請的交叉引用

本申請主張于2016年2月2日向韓國知識產(chǎn)權局提交的韓國專利申請第10-2016-0012661號的優(yōu)先權，該申請以全文引用的方式并入本文。

示例性實施例涉及一種系統(tǒng)及其操作方法。

背景技術：

圖1是示出常規(guī)存儲系統(tǒng)的配置的示意圖。圖2是示出數(shù)據(jù)從圖1的系統(tǒng)中磁盤設備190傳輸?shù)街醒胩幚韱卧?cpu)110的路線的示圖。

參照圖1，系統(tǒng)包括cpu110、高速緩沖存儲器120、存儲器總線130、直接存儲器存取(dma)控制器140、存儲器控制器150、存儲器件160、外部設備互連(pci)總線170、磁盤控制器180和磁盤設備190。

作為控制整個系統(tǒng)的設備，cpu110控制并調(diào)整從各種輸入設備(圖1中未示出)接收并處理數(shù)據(jù)然后將數(shù)據(jù)處理結果輸出至輸出設備的一系列過程。必要時，cpu110可以將數(shù)據(jù)儲存在存儲器件160或磁盤設備190中，或使用儲存在存儲器件160或磁盤設備190中的數(shù)據(jù)。

作為裝有從主儲存設備(即圖1中的存儲器件160)讀出的指令和程序的緩沖器類型的高速存儲器件的高速緩沖存儲120，設置在存儲器件160和cpu110之間。

當通過cpu110執(zhí)行程序時，存儲器件160充當系統(tǒng)的主儲存設備，程序或數(shù)據(jù)可以從輔助儲存設備移動至系統(tǒng)的主儲存設備來執(zhí)行。存在兩種類型的存儲器，其中一種是即使在電源關斷時仍保留所儲存的數(shù)據(jù)的只讀存儲器(rom)，另一種是當電源關斷時其中所有數(shù)據(jù)被擦除的易失性存儲器類型的隨機存取存儲器(ram)。ram被分為sram(靜態(tài)ram)和dram(動態(tài)ram)。sram當對其供電時保留所儲存的數(shù)據(jù)，而dram即使供電時也僅在執(zhí)行刷新操作時才保留所儲存的數(shù)據(jù)。dram主要用于大容量儲存設備。

作為在cpu110外部儲存程序或數(shù)據(jù)的存儲器件，磁盤設備190比主儲存設備慢，但是可以永久地儲存大量數(shù)據(jù)。一般而言，作為輔助儲存設備，有使用磁特性的儲存設備(諸如磁帶和磁盤)，使用光特性的儲存設備(諸如光盤)，或者使用這兩種特性的儲存設備(諸如光磁盤)。主要用于個人電腦中的軟盤、硬盤、cd-rom等可以用作輔助儲存設備。

在下文中，參照圖2，將描述儲存在磁盤設備190中的數(shù)據(jù)被cpu110調(diào)用的情況下，在常規(guī)系統(tǒng)中從磁盤設備190向cpu110傳輸數(shù)據(jù)的過程。

當cpu110調(diào)用儲存在磁盤設備190中的數(shù)據(jù)時，磁盤設備190的數(shù)據(jù)首先通過磁盤控制器180經(jīng)由pci總線170而被傳輸至dma控制器140(①)。接著，從磁盤設備190傳輸?shù)臄?shù)據(jù)通過dma控制器140經(jīng)由存儲器總線130被傳輸至存儲器控制器150，然后傳輸?shù)臄?shù)據(jù)在存儲器控制器150的控制下被儲存在存儲器件160中(②)。儲存在存儲器件160中的數(shù)據(jù)在存儲器控制器150的控制下被傳輸至cpu110(③)。

圖3是圖2的數(shù)據(jù)傳輸過程的流程圖。

參照圖3，可以涉及各種處理步驟，諸如數(shù)據(jù)請求步驟(s310)、dma控制器請求步驟(s320)、總線請求步驟(s330)、總線授權步驟(s340)、磁盤設備至存儲器件的傳輸步驟(s350)、完成信號產(chǎn)生步驟(s360)和存儲器件至cpu的傳輸步驟(s370)，以便調(diào)用儲存在磁盤設備190中的數(shù)據(jù)。

數(shù)據(jù)請求步驟(s310)可以表示cpu110將數(shù)據(jù)調(diào)用指令傳輸至磁盤控制器180的步驟。dma控制器請求步驟(s320)可以表示磁盤控制器180響應于數(shù)據(jù)調(diào)用指令來調(diào)用dma控制器140的步驟?？偩€請求步驟(s330)可以表示dma控制器140向cpu110請求授權使用pci總線170和存儲器總線130的步驟?？偩€授權步驟(s340)可以表示cpu110授權dma控制器140使用pci總線170和存儲器總線130的請求的步驟。磁盤設備至存儲器件的傳輸步驟(s350)可以表示dma控制器140在接收到pci總線170和存儲器總線130的使用授權后控制數(shù)據(jù)傳輸使得儲存在磁盤設備190中的數(shù)據(jù)經(jīng)由pci總線170和存儲器總線130被傳輸至存儲器件160的步驟。

完成信號產(chǎn)生步驟(s360)可以表示dma控制器140通知cpu110儲存在磁盤設備190中并通過cpu110請求的所有數(shù)據(jù)被傳輸至存儲器件160的步驟。存儲器件至cpu的傳輸步驟(s370)可以表示儲存在存儲器件160中的數(shù)據(jù)通過存儲器控制器150經(jīng)由存儲器總線130被傳輸至cpu110的步驟。

參照圖2和圖3，在常規(guī)系統(tǒng)中cpu110調(diào)用儲存在磁盤設備190中的數(shù)據(jù)的情況下，數(shù)據(jù)傳輸過程和所調(diào)用數(shù)據(jù)的路徑是復雜的，由此降低了所調(diào)用數(shù)據(jù)的處理速度，并且浪費了存儲器總線130和pci總線170的帶寬。

技術實現(xiàn)要素：

各種實施例涉及一種能夠通過使用耦接至多個存儲器端口的主儲存設備和輔助儲存設備來快速且容易地傳輸從cpu請求的數(shù)據(jù)，并簡化在主儲存設備和輔助儲存設備之間的數(shù)據(jù)傳輸?shù)南到y(tǒng)。

在實施例中，一種系統(tǒng)可以包括：中央處理單元(cpu)、主儲存設備和輔助儲存設備，耦接至多個存儲器端口；存儲器總線，適用于耦接cpu和多個存儲器端口；以及存儲器控制器，適用于當cpu調(diào)用儲存在輔助儲存設備中的數(shù)據(jù)時，控制所調(diào)用的數(shù)據(jù)從輔助儲存設備傳輸?shù)街鲀Υ嬖O備，并儲存在主儲存設備中。

在實施例中，一種用于操作系統(tǒng)的方法，所述系統(tǒng)包括：中央處理單元(cpu)以及耦接至多個存儲器端口的主儲存設備和輔助儲存設備，所述方法可以包括：通過cpu傳輸指令以調(diào)用儲存在輔助儲存設備中的數(shù)據(jù)；響應于傳輸?shù)闹噶睿瑢⑤o助儲存設備的所調(diào)用的數(shù)據(jù)傳輸至主儲存設備，并儲存在主儲存設備中；以及當所調(diào)用的數(shù)據(jù)在主儲存設備中的儲存完成時，向cpu傳輸完成信號。

在實施例中，一種系統(tǒng)可以包括：主儲存設備和輔助儲存設備；和存儲器控制器，經(jīng)由多個存儲器端口耦接至主儲存設備和輔助儲存設備，并適用于從主儲存設備和輔助儲存設備讀取數(shù)據(jù)和向主儲存設備和輔助儲存設備寫入數(shù)據(jù)，其中，當調(diào)用儲存在輔助儲存設備中的數(shù)據(jù)時，存儲器控制器控制所調(diào)用的數(shù)據(jù)從輔助儲存設備經(jīng)由存儲器端口傳輸至主儲存設備，并儲存在主儲存設備中。

附圖說明

圖1是示出常規(guī)系統(tǒng)的配置的示意圖。

圖2是示出在圖1的系統(tǒng)中數(shù)據(jù)從磁盤設備傳輸?shù)街醒胩幚韱卧?cpu)的路線的示圖。

圖3是圖示圖2的數(shù)據(jù)傳輸過程的流程圖。

圖4是圖示根據(jù)本發(fā)明的實施例的系統(tǒng)的配置的框圖。

圖5是圖示在圖4的系統(tǒng)中從輔助儲存設備到cpu的數(shù)據(jù)傳輸路徑的框圖。

圖6是圖示根據(jù)本發(fā)明的實施例的圖4所示的存儲器控制器的配置的框圖。

圖7是圖示當輔助儲存設備的數(shù)據(jù)被圖4的系統(tǒng)中的cpu調(diào)用時圖6的存儲器控制器中的數(shù)據(jù)傳輸路徑的框圖。

圖8是圖示操作根據(jù)本發(fā)明的實施例的系統(tǒng)的方法的流程圖。

圖9是圖示圖8所示的輔助儲存設備至主儲存設備的傳輸步驟的具體流程的流程圖。

具體實施方式

以下將參照附圖更詳細地描述本發(fā)明的各種實施例。然而，本發(fā)明可以以不同的形式來實施，并且不應當被解釋為局限于本文所闡述的實施例。更確切地說，這些實施例被提供使得本公開將是徹底的和完整的，并且將本發(fā)明充分地傳達給相關領域技術人員。相同的附圖標記在本發(fā)明的各種附圖和實施例中始終表示相同的部分。

除非另有限定，本文使用的所有術語，包括技術和科學術語，具有與本發(fā)明所述領域的普通技術人員通常理解的相同的含義。此外將理解的是，諸如常用字典中所定義的那些術語應被理解為具有與說明書和相關領域的背景中的含義一致的含義，而不應理解為理想或過于形式化意義，除非本文明確地這樣定義。

本發(fā)明可以具有多種修改和實施例，并且在本文中，取用一些實施例作為示例以描述本發(fā)明。因此，對于本發(fā)明所屬領域技術人員明顯的是，所描述的實施例并不意圖限制本發(fā)明的范圍。此外，本發(fā)明的實施例的構成元件應理解為包括所有修改、替換和等同物。在這方面，在圖1至圖9中示出的用于描述本發(fā)明的以下實施例，應視為非限制性，而是說明性的。

將理解的是，雖然術語“第一”、“第二”、“第三”等在本文中可以用于描述各種元件，但這些元件不應受到這些術語的限制。這些術語用于將一個元件與另一個元件區(qū)分開。因此，以下描述的第一元件也可以被稱為第二元件或第三元件，而不脫離本發(fā)明的精神與范圍。

還將理解，當元件被稱為“連接至”或“耦接至”另一元件時，其可以直接連接或耦接至其他元件，或者可以存在一個或更多個中間元件。此外，還將理解，當元件被稱為位于兩個元件“之間”時，其可以為所述兩個元件之間的唯一元件，或者也可以存在一個或更多個中間元件。

本文使用的術語僅為了描述具體實施例，而不旨在限制本發(fā)明。如本文所用，單數(shù)形式旨在也包括復數(shù)形式，除非上下文中另外明確地指出。此外將理解的是，術語“包括(comprises/comprising)”、“包括(includes/including)”當在本說明書中使用時指定所陳述的元件的存在，且并不排除一個或更多個其它元件的存在或增加。如本文所用，術語“和/或”包括一個或更多個相關列舉項的任意組合和所有組合。

在以下描述中，為了提供對本發(fā)明的透徹的理解，闡述了許多具體細節(jié)。本發(fā)明可以在無需這些具體細節(jié)中的一些或全部的情況下被實施。在其他情況下，為了不會不必要地使本發(fā)明難以理解，沒有詳細描述已知的過程結構和/或過程。

在一些情況下，對本領域常規(guī)技術人員而言明顯的是，關于特定實施例描述的元件可以單獨使用或可以與其它實施例組合使用，除非另有特別說明。

在下文中，將參考附圖詳細描述本發(fā)明的各種實施例。

現(xiàn)在參照圖4，根據(jù)本發(fā)明的實施例，提供了一種系統(tǒng)的配置。

根據(jù)圖4的實施例，系統(tǒng)可以包括中央處理單元(cpu)410、高速緩沖存儲器420、存儲器總線430、總線控制器440、存儲器控制器450、主儲存設備460、輔助儲存設備470、輸入/輸出(i/o)總線480、外圍設備490_1和490_2、多個存儲器端口port1_1和port1_2，以及多個i/o端口port2_1和port2_2。雖然在圖4的實施例中以兩個外圍設備490_1和490_2作為示例示出，但應注意在其他實施例中，可以采用一個或更多個外圍設備，而不脫離本發(fā)明的范圍。

存儲器總線430可以通過總線控制器440(例如總線控制器440的中繼)而在i/o總線480和主儲存設備460之間傳輸數(shù)據(jù)。存儲器總線430也可以通過存儲器控制器450(例如存儲器控制器450的中繼)而在cpu410和主儲存設備460之間傳輸數(shù)據(jù)。存儲器總線430可以是在cpu410與耦接至存儲器端口port1_1和port1_2的主儲存設備和輔助儲存設備之間傳輸數(shù)據(jù)的高速信道?？梢圆捎萌魏芜m合的高速信道。

當cpu410調(diào)用外圍設備490_1和490_2的數(shù)據(jù)時，總線控制器440可以控制將從外圍設備490_1和490_2輸出的數(shù)據(jù)傳輸至主儲存設備460的操作?？偩€控制器440可以執(zhí)行由cpu410發(fā)出的總線請求，并將從外圍設備490_1和490_2輸出的數(shù)據(jù)通過i/o總線480和存儲器總線430傳輸至主儲存設備460。存儲器控制器450可以根據(jù)來自cpu410或總線控制器440的請求來控制主儲存設備460和/或輔助儲存設備470的操作。主儲存設備460或輔助儲存設備470的操作可以包括例如寫入操作或讀取操作。

主儲存設備460可以是這樣的儲存單元，當通過cpu410執(zhí)行程序和/或數(shù)據(jù)時，來自輔助儲存設備的程序和/或數(shù)據(jù)可以被傳輸至該儲存單元并在其中執(zhí)行。主儲存設備460可以是即使當電源關斷時儲存的數(shù)據(jù)仍保留的rom，或者可以是當電源關斷時所有儲存的數(shù)據(jù)丟失的易失性存儲器類型的ram。圖4的主儲存設備可以是雙列直插式存儲器模塊(dimm)。

作為在cpu410外部儲存程序或數(shù)據(jù)的儲存單元，即使其數(shù)據(jù)處理速度很慢，輔助儲存設備470也可以永久地儲存大量數(shù)據(jù)。輔助儲存設備470可以是磁帶、磁盤、光盤、光磁盤、軟盤、硬盤、cd-rom等。

圖4所示的輔助儲存設備470與常規(guī)輔助儲存設備不同，其耦接至存儲器端口，例如存儲器端口port1_2。在dimm中，輔助儲存設備470可以具有閃速存儲器芯片，而非dram芯片。圖4的輔助儲存設備470可以是能夠通過耦接至存儲器端口port1_2來使用的儲存信道存儲器。

一般而言，主儲存設備460相比輔助儲存設備470可以具有較快的操作速度和較短的作為等待時間的時延。相反，輔助儲存設備470相比主儲存設備460可以具有較慢的操作速度和較長的時延。

i/o總線480可以通過總線控制器44的中繼在存儲器總線430和外圍設備490_1和490_2之間傳輸數(shù)據(jù)。i/o總線480可以是pci總線。

外圍設備490_1和490_2可以包括各種設備，諸如例如處理系統(tǒng)的圖形數(shù)據(jù)的圖形處理單元和用于與將指令傳送到系統(tǒng)中并接收系統(tǒng)的處理結果的其他系統(tǒng)聯(lián)網(wǎng)的通信設備。

存儲器端口port1_1和port1_2中的每個可以包括用于將對應的存儲器件耦接至系統(tǒng)的預定形狀的槽，該存儲器件具有與該槽兼容的連接器。如圖4所示，耦接至存儲器端口port1_1和port1_2的存儲器件分別可以是主儲存設備460和輔助儲存設備470。i/o端口port2_1和port2_2可以包括用于將外圍設備490_1和490_2耦接至系統(tǒng)的預定形狀的槽，該外圍設備490_1和490_2具有與該槽兼容的連接器。

在圖4的實施例的變型例中，圖4中所示的系統(tǒng)可以采用作為輔助儲存設備470的儲存信道存儲器(而非使用耦接至i/o端口port2_1和port2_2的磁盤設備)來經(jīng)由pci總線480傳輸數(shù)據(jù)，所述儲存信道存儲器耦接至存儲器端口port1_1和port1_2中的一個。在這樣的配置中，圖4的系統(tǒng)中的存儲器控制器450可以執(zhí)行dma控制器的功能。

在下文中，參照圖5，將描述在圖4的系統(tǒng)中將儲存在輔助儲存設備470中的數(shù)據(jù)傳輸至cpu410的過程。

圖5是圖示在圖4的系統(tǒng)中從輔助儲存設備470到cpu410的數(shù)據(jù)傳輸路徑的框圖。

參照圖5，當cpu410調(diào)用輔助儲存設備470的數(shù)據(jù)時，用于調(diào)用輔助儲存設備470的數(shù)據(jù)的指令被傳輸至存儲器控制器450，并且在存儲器控制器450的控制下，輔助儲存設備470的數(shù)據(jù)被傳輸至主儲存設備460并儲存在其中(①)。在數(shù)據(jù)從輔助儲存設備470傳輸至主儲存設備之前，在主儲存設備460中分配儲存空間，用于接收待從輔助儲存設備470傳輸?shù)臄?shù)據(jù)。

當遵照來自cpu410的請求將輔助儲存設備470的數(shù)據(jù)傳輸至主儲存設備460的操作完成時，然后存儲器控制器450可以向cpu410傳輸表明數(shù)據(jù)傳輸完成的完成信號complete(參見圖6)。當cpu接收到完成信號時，然后cpu410可以通過訪問主儲存設備460來接收并使用被請求的數(shù)據(jù)(②)。

因此，當輔助儲存設備470的數(shù)據(jù)遵照來自cpu410的請求被傳輸至主儲存設備460時，圖4的系統(tǒng)不采用總線430和480。系統(tǒng)使用用于數(shù)據(jù)傳輸?shù)拇鎯ζ骺刂破?50。圖4的系統(tǒng)在不使用總線的情況下將輔助儲存設備470的數(shù)據(jù)傳輸至主儲存設備460，由此降低了帶寬損失。此外，系統(tǒng)的操作速度可以通過減小輔助儲存設備470和主儲存設備460之間的長度并通過簡化從輔助儲存設備470到主儲存設備460的數(shù)據(jù)傳輸過程來得到提高。

圖6是圖示根據(jù)本發(fā)明的實施例的圖4的存儲器控制器450的配置的框圖。

根據(jù)圖6的實施例，存儲器控制器450可以包括第一指令輸入單元610和第二指令輸入單元620、第一數(shù)據(jù)緩沖器630和第二數(shù)據(jù)緩沖器640、指令排列單元650、傳輸控制單元660，和命令/地址產(chǎn)生單元670。

第一指令輸入單元610可以接收通過第一路徑path1傳輸?shù)囊粋€或更多個指令。當接收兩個或更多個指令時，第一指令輸入單元610可以以輸入的順序(即先進先出的順序)來輸出指令。第二指令輸入單元620可以接收通過第二路徑path2傳輸?shù)囊粋€或更多個指令。當接收兩個或更多個指令時，第二指令輸入單元620可以以輸入的順序(即先進先出的順序)來輸出指令。

第一路徑path1可以是當cpu410直接訪問主儲存設備460時用于傳輸所請求的指令和地址的路徑。第二路徑path2可以是當cpu410訪問輔助儲存設備470時用于傳輸所請求的指令和地址的路徑。存儲器控制器450可以響應于通過第一路徑path1傳輸?shù)闹噶顏韴?zhí)行控制任務，使得將數(shù)據(jù)儲存在主儲存設備460中，或者輸出儲存在主儲存設備460中的數(shù)據(jù)。存儲器控制器450可以響應于通過第二路徑path2傳輸?shù)闹噶顖?zhí)行控制任務，使得將儲存在輔助儲存設備470中的數(shù)據(jù)傳輸至主儲存設備460并儲存在其中，或者將儲存在主儲存設備460中的數(shù)據(jù)傳輸至輔助儲存設備470并儲存在其中。

第一數(shù)據(jù)緩沖器630可以將在主儲存設備460和外部設備之間傳輸?shù)臄?shù)據(jù)緩沖至存儲器控制器450。第二數(shù)據(jù)緩沖器640可以將在輔助儲存設備470和外部設備之間傳輸?shù)臄?shù)據(jù)緩沖至存儲器控制器450。當數(shù)據(jù)在主儲存設備460和輔助儲存設備470之間傳輸時，該數(shù)據(jù)可以在第一數(shù)據(jù)緩沖器630和第二數(shù)據(jù)緩沖器640之間傳輸。

指令排列單元650可以排列(align)從第一指令輸入單元610和第二指令輸入單元620輸入的指令，并輸出這些指令。指令排列單元650可以接收通過第一指令輸入單元610和第二指令輸入單元620輸入的一個或更多個指令，并且當其接收兩個或更多個指令時，其可以以輸入的順序(即先進先出的順序)來輸出指令。

當調(diào)用輔助儲存設備470的數(shù)據(jù)的指令通過第二指令輸入單元620從cpu410輸入時，傳輸控制單元660可以控制從輔助儲存設備470到主儲存設備460傳輸數(shù)據(jù)的操作。當調(diào)用輔助儲存設備470的數(shù)據(jù)的指令被輸入至傳輸控制單元660，然后傳輸控制單元660可以產(chǎn)生讀出輔助儲存設備470的數(shù)據(jù)的指令和地址，并將它們輸出至指令排列單元650。此后，傳輸控制單元660可以產(chǎn)生將輔助儲存設備470的讀出數(shù)據(jù)寫入主儲存設備460中的指令和地址，并將它們輸入到指令排列單元650中。

這種控制可以通過一個步驟來執(zhí)行，或者可選地可以通過數(shù)個步驟來執(zhí)行。例如，在輔助儲存設備470的數(shù)據(jù)被調(diào)用之后，所有調(diào)用的數(shù)據(jù)可以通過讀取指令從輔助儲存設備470讀出。此外，所有讀出的數(shù)據(jù)可以通過寫入指令而被寫入主儲存設備460?？蛇x地，隨著讀出輔助儲存設備470的數(shù)據(jù)并將讀出數(shù)據(jù)寫入主儲存設備460的操作交替一次或更多次，數(shù)據(jù)可以從輔助儲存設備470傳輸至主儲存設備460。

響應于從指令排列單元650輸出的命令和地址，命令/地址產(chǎn)生單元670可以產(chǎn)生這種類型的命令和地址，即主儲存設備460或輔助儲存設備470可以處理所述命令和地址，并將其傳輸至主儲存設備650或輔助儲存設備470。

圖7是圖示當輔助儲存設備470的數(shù)據(jù)被圖4的系統(tǒng)中的cpu410調(diào)用時，圖6的存儲器控制器450中的數(shù)據(jù)傳輸路徑的框圖。

參照圖7，當輔助儲存設備470的數(shù)據(jù)被cpu410調(diào)用時，控制與該調(diào)用相對應的操作的指令通過第二路徑path2被輸入至第二指令輸入單元620。傳輸控制單元660可以響應于輸入至第二指令輸入單元620的指令來執(zhí)行控制，使得輔助儲存設備470的數(shù)據(jù)被傳輸至主儲存設備460。首先，傳輸控制單元660可以產(chǎn)生用于讀出位于輔助儲存設備470的預定位置中的數(shù)據(jù)的讀取指令和地址，并將其輸出至指令排列單元650。接著，傳輸控制單元660可以產(chǎn)生用于將來自輔助儲存設備470的讀出數(shù)據(jù)寫入至主儲存設備460的預定位置的寫入指令和地址，并將其輸出至指令排列單元650。響應于連續(xù)的讀取和寫入指令，數(shù)據(jù)可以從輔助儲存設備470讀出并且讀出的數(shù)據(jù)可以經(jīng)由第二數(shù)據(jù)緩沖器640和第一數(shù)據(jù)緩沖器630以這種順序?qū)懭胫鲀Υ嬖O備460(①)。

當通過cpu410調(diào)用的所有數(shù)據(jù)一次就從輔助儲存設備470傳輸至主儲存設備460時，上述操作可以僅執(zhí)行一次。然而，當所有調(diào)用的數(shù)據(jù)經(jīng)n次從輔助儲存設備470傳輸至主儲存設備460時，上述數(shù)據(jù)傳輸操作可以在傳輸控制單元660的控制下重復n次。當從輔助儲存設備470到主儲存設備460的數(shù)據(jù)傳輸操作完成時，傳輸控制單元660可以激活完成信號complete。

cpu410可以通過從存儲器控制器450發(fā)送的完成信號complete檢測到數(shù)據(jù)已經(jīng)從輔助儲存設備470傳送到主儲存設備460。在完成信號complete激活后，然后cpu410可以訪問主儲存設備460，并調(diào)用從輔助儲存設備470傳輸至主儲存設備460并且現(xiàn)在儲存在其中的數(shù)據(jù)(②)。

圖8是圖示操作根據(jù)本發(fā)明的實施例的系統(tǒng)的方法的流程圖。

參照圖8，操作系統(tǒng)的方法可以包括數(shù)據(jù)請求步驟(s810)、控制器請求步驟(s820)、輔助儲存設備至主儲存設備的傳輸步驟(s830)、完成信號產(chǎn)生步驟(s840)和主儲存設備至cpu的傳輸步驟(s850)。

數(shù)據(jù)請求步驟(s810)可以表示cpu410將數(shù)據(jù)調(diào)用指令傳輸至存儲器控制器450的步驟。控制器請求步驟(s820)可以表示存儲器控制器450響應于數(shù)據(jù)調(diào)用指令來請求傳輸控制單元660的數(shù)據(jù)傳輸?shù)牟襟E。輔助儲存設備至主儲存設備的傳輸步驟(s830)可以表示在傳輸控制單元660的控制下輔助儲存設備470的數(shù)據(jù)被傳輸至主儲存設備460的步驟。

完成信號產(chǎn)生步驟(s840)可以表示傳輸控制單元660通知cpu410通過cpu410請求的輔助儲存設備470的數(shù)據(jù)被傳輸至主儲存設備460的步驟。主儲存設備至cpu的傳輸步驟(s850)可以表示主儲存設備460的數(shù)據(jù)通過存儲器控制器450經(jīng)由存儲器總線430被傳輸至cpu410的步驟。

參照圖8和圖3，相比圖1所示的現(xiàn)有技術，圖4的系統(tǒng)可以以更簡化的過程將數(shù)據(jù)從輔助儲存設備470傳輸至主儲存設備460。例如，圖4的系統(tǒng)不采用總線430和480來將數(shù)據(jù)從輔助儲存設備470傳輸至主儲存設備460。

圖9是圖示圖8的輔助儲存設備至主儲存設備的傳輸步驟(s830)中執(zhí)行的具體流程的流程圖。

參照圖9，輔助儲存設備至主儲存設備的傳輸步驟(s830)可以包括讀取指令輸入步驟(s910)、數(shù)據(jù)讀取步驟(s920)、數(shù)據(jù)傳輸步驟(s930)、寫入指令輸入步驟(s940)和數(shù)據(jù)寫入步驟(s950)。

讀取指令輸入步驟(s910)可以表示傳輸控制單元660產(chǎn)生用于從輔助儲存設備470讀出數(shù)據(jù)的讀取指令并將其傳輸至指令排列單元650的步驟。數(shù)據(jù)讀取步驟(s920)可以表示數(shù)據(jù)響應于從指令排列單元650輸出的讀取指令而從輔助儲存設備470讀出的步驟。數(shù)據(jù)傳輸步驟(s930)可以表示從輔助儲存設備470讀出的數(shù)據(jù)經(jīng)由第二數(shù)據(jù)緩沖器640被傳輸至第一數(shù)據(jù)緩沖器630的步驟。寫入指令輸入步驟(s940)可以表示傳輸控制單元660產(chǎn)生用于將數(shù)據(jù)寫入主儲存設備460的寫入指令并將其輸入至指令排列單元650的步驟。數(shù)據(jù)寫入步驟(s950)可以表示從第一數(shù)據(jù)緩沖器630輸出的數(shù)據(jù)響應于從指令排列單元650輸出的寫入指令而被寫入主儲存設備460的步驟。

如上面的實施例中所述，由于存儲系統(tǒng)包括經(jīng)由存儲器端口耦接至主儲存設備的輔助儲存設備，因此存儲器控制器可以將輔助儲存設備的數(shù)據(jù)經(jīng)由存儲器端口而傳輸至主儲存設備，由此響應于來自cpu的調(diào)用來快速且簡單地傳輸數(shù)據(jù)。

雖然已經(jīng)出于說明的目的描述了各種實施例，但是本領域技術人員將明顯的是，在不脫離在所附權利要求中限定的本發(fā)明的精神和范圍的情況下，可以做出各種改變和變型。