技術(shù)總結(jié)
本發(fā)明實(shí)施例提供的基于現(xiàn)場(chǎng)可編程門(mén)陣列芯片的工藝映射方法，該方法可以通過(guò)對(duì)用戶(hù)電路進(jìn)行邏輯綜合處理，獲取結(jié)構(gòu)級(jí)電路，該結(jié)構(gòu)級(jí)電路包括宏單元。宏單元是至少具有運(yùn)算邏輯行為和選擇邏輯行為的功能單元。當(dāng)現(xiàn)場(chǎng)可編程門(mén)陣列芯片架構(gòu)中包括與宏單元相對(duì)應(yīng)的功能模塊時(shí)，將宏單元映射到功能模塊上。該方法不僅可以最大限度的保留工藝映射算法的通用性，也可以快速支持多款新FPGA芯片架構(gòu)各自不同的特性，從而降低了時(shí)間成本與空間(軟件內(nèi)存)成本，提高了FPGA整體芯片的最高工作頻率fmax。

技術(shù)研發(fā)人員：耿嘉;樊平
受保護(hù)的技術(shù)使用者：北京深維科技有限公司
文檔號(hào)碼：201610807066
技術(shù)研發(fā)日：2016.09.06
技術(shù)公布日：2017.02.15