本發(fā)明一般性地涉及數(shù)據(jù)通信。更特別地，本發(fā)明涉及用于集成電路設(shè)備之間的數(shù)據(jù)通信的電路。

背景技術(shù)：

高速數(shù)據(jù)鏈路用來在系統(tǒng)中的集成電路設(shè)備之間通信數(shù)據(jù)。已經(jīng)針對這種高速鏈路開發(fā)了越來越快的數(shù)據(jù)速率的串行接口協(xié)議。

技術(shù)實(shí)現(xiàn)要素：

一個實(shí)施例涉及一種用于至少兩個封裝內(nèi)半導(dǎo)體裸片之間的數(shù)據(jù)通信的裝置。在封裝中的第一半導(dǎo)體裸片上，數(shù)模轉(zhuǎn)換器(DAC)將二進(jìn)制信號集合轉(zhuǎn)換成模擬信號電平(例如，出自2ⁿ個可能性)。硅橋?qū)⒃撃M信號傳輸給封裝中的第二半導(dǎo)體裸片。

另一實(shí)施例涉及一種至少兩個封裝內(nèi)半導(dǎo)體裸片之間的數(shù)據(jù)通信的方法。多個二進(jìn)制信號由第一半導(dǎo)體裸片上的數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成模擬信號。該模擬信號通過硅橋被傳輸給第二半導(dǎo)體裸片。

另一實(shí)施例涉及一種用于從第一集成電路向第二集成電路跨中介層傳輸多電平數(shù)據(jù)信號的系統(tǒng)。第一半導(dǎo)體裸片上的第一寄存器從第一集成電路上的邏輯電路接收多位數(shù)據(jù)信號，并且輸出多個二進(jìn)制信號。第一集成電路上的數(shù)模轉(zhuǎn)換器每個都接收該多個二進(jìn)制信號，將該多個二進(jìn)制信號轉(zhuǎn)換成模擬信號，并且向第一集成電路上的輸出節(jié)點(diǎn)驅(qū)動該模擬信號。連接通過中介層被提供在第一集成電路的輸出節(jié)點(diǎn)與第二集成電路的輸入節(jié)點(diǎn)之間。

另一實(shí)施例涉及一種用于至少兩個封裝內(nèi)半導(dǎo)體裸片之間的數(shù)據(jù)通信的裝置。封裝中的第一半導(dǎo)體裸片上的第一數(shù)模轉(zhuǎn)換器將第一多個二進(jìn)制信號轉(zhuǎn)換成第一模擬信號，并且向硅橋驅(qū)動第一模擬信號。第一半導(dǎo)體裸片上的第一模數(shù)轉(zhuǎn)換器從硅橋接收第二模擬信號，并且將第二模擬信號轉(zhuǎn)換成第一多個恢復(fù)的二進(jìn)制信號。

另一實(shí)施例涉及一種用于至少兩個封裝內(nèi)半導(dǎo)體裸片之間的數(shù)據(jù)通信的方法。多個二進(jìn)制信號從封裝中的第一半導(dǎo)體裸片中的第一邏輯電路被接收。該多個二進(jìn)制信號使用第一半導(dǎo)體裸片上的數(shù)模轉(zhuǎn)換器被轉(zhuǎn)換成第一模擬信號。第一模擬信號從第一半導(dǎo)體裸片被驅(qū)動到硅橋。

還公開了其他實(shí)施例、方面、以及特征。

附圖說明

圖1是圖示了根據(jù)本發(fā)明的實(shí)施例的通過硅橋互連的兩個半導(dǎo)體裸片的示意圖。

圖2A是描繪了根據(jù)本發(fā)明的實(shí)施例的第一半導(dǎo)體裸片的多個PAM-N傳輸器電路經(jīng)由硅橋連接到第二半導(dǎo)體裸片的多個PAM-N接收器電路的框圖。

圖2B是描繪了根據(jù)本發(fā)明的實(shí)施例的第一半導(dǎo)體裸片的多個PAM-N傳輸器電路經(jīng)由硅橋連接到第二半導(dǎo)體裸片的多個PAM-N接收器電路并且第二半導(dǎo)體裸片的多個PAM-N傳輸器電路經(jīng)由硅橋連接到第一半導(dǎo)體裸片的多個PAM-N接收器電路的框圖。

圖3是根據(jù)本發(fā)明的實(shí)施例的PAM-N傳輸器電路的框圖。

圖4是根據(jù)本發(fā)明的實(shí)施例的PAM-N接收器電路的框圖。

圖5是根據(jù)本發(fā)明的實(shí)施例的向硅橋傳輸多電平幅度信號的方法的流程圖。

圖6是根據(jù)本發(fā)明的實(shí)施例的從硅橋接收多電平幅度信號的方法的流程圖。

圖7是根據(jù)本發(fā)明的實(shí)施例的可以被布置或配置為包括本文所公開的一個或多個電路的現(xiàn)場可編程門陣列的簡化局部框圖。

圖8是根據(jù)本發(fā)明的實(shí)施例的可以采用多電平信令數(shù)據(jù)鏈路的示例性數(shù)字系統(tǒng)的框圖。

具體實(shí)施方式

傳統(tǒng)觀點(diǎn)是當(dāng)在較高波特率下的信號損耗太高時(shí)使用PAM-N信令來降低用于串行鏈路的信令波特率。在通過硅橋(或其他類似中介層)的互連的情況下，通道損耗一般非常低。因此，傳統(tǒng)觀點(diǎn)將反對使用跨硅橋的PAM-N信令。

當(dāng)前所公開的解決方案與這種傳統(tǒng)觀點(diǎn)背道而馳并且實(shí)施跨硅橋的PAM-N信令。這種解決方案基于申請人的如下確定：盡管不需要改進(jìn)跨硅橋(或類似中介層)的通道損耗，但是使用PAM-N信令簡化并改進(jìn)了其他不同問題，特別是對于并行接口。這些問題包括時(shí)鐘生成和分發(fā)、串?dāng)_、同時(shí)開關(guān)噪聲、以及引腳到引腳偏斜。

本發(fā)明的一個實(shí)施例涉及一種包含由嵌入式硅橋(中介層)連接的多個半導(dǎo)體裸片(集成電路芯片)的封裝式設(shè)備。對于這種封裝設(shè)備，增大裸片之間的互連帶寬(假設(shè)是二進(jìn)制信令)花費(fèi)更多的互連微凸塊或者導(dǎo)致增加計(jì)時(shí)(clocking)網(wǎng)絡(luò)中的設(shè)計(jì)復(fù)雜度，以支持更高的數(shù)據(jù)速率(例如，大于一千兆位每秒)。

然而，諸如裸片上的變化、引腳到引腳偏斜、占空比變化、高速時(shí)鐘生成和分發(fā)等之類的問題花費(fèi)附加的面積和功率來容納。這些花費(fèi)抵消了簡單二進(jìn)制信令的噪聲益處。

本解決方案在一個路徑(lane)上使用具有多個(三個或更多)邏輯電平的數(shù)據(jù)信號而在該路徑上每符號傳送多于一個位元的數(shù)據(jù)。路徑可以對應(yīng)于用于單端信號的微凸塊或者用于差分信號的一對微凸塊。因此，在這種解決方案中，對于給定的合計(jì)數(shù)據(jù)速率，針對每個路徑每符號發(fā)送多于一個位元使得能夠使用較少微凸塊用于相同波特率。備選地，對于給定的合計(jì)數(shù)據(jù)速率，針對每個路徑每符號發(fā)送多于一個位元使得能夠?qū)τ谙嗤瑪?shù)目的微凸塊以較低波特率運(yùn)行。

一個具體實(shí)施方式使用4電平傳輸數(shù)模轉(zhuǎn)換器(DAC)來針對每個路徑每符號發(fā)送兩個位元，并且使用4電平接收模數(shù)轉(zhuǎn)換器(ADC)來針對每個路徑每符號接收兩個位元。另一具體實(shí)施方式使用8電平傳輸DAC來針對每個路徑每符號發(fā)送三個位元，并且使用8電平接收ADC來針對每個路徑每符號接收三個位元。另一具體實(shí)施方式使用16電平傳輸DAC來針對每個路徑每符號發(fā)送四個位元，并且使用16電平接收ADC來針對每個路徑每符號接收四個位元。

有利地，使用較低的波特率簡化了計(jì)時(shí)并減輕了對于芯片上引腳到引腳偏斜、電源噪聲和占空比變化的擔(dān)憂。另外，較低的波特率允許使用較簡單的電路來解碼數(shù)據(jù)。因此，這種解決方案不僅降低了符號干擾，它還可以引起給定數(shù)據(jù)速率所需要的微凸塊(互連)的總面積和/或數(shù)目的減少。

圖1是圖示了根據(jù)本發(fā)明的實(shí)施例的通過硅橋108互連的兩個半導(dǎo)體裸片(106-1和106-2)的示意圖。如所示出的，這兩個半導(dǎo)體裸片(集成電路芯片)可以利用微凸塊互連107互連到層壓基板102上的電路。

如進(jìn)一步所示出的，層壓基板102可以包括嵌入式硅橋108，嵌入式硅橋108充當(dāng)這兩個半導(dǎo)體裸片(106-1和106-2)之間的中介層。微凸塊107可以用來將每個半導(dǎo)體裸片上的電路與硅橋108上的電路互連。如下文進(jìn)一步描述的，這兩個半導(dǎo)體裸片(106-1和106-2)可以借助于延伸穿過硅橋108的多路徑數(shù)據(jù)通道來通信。

圖2A是描繪了根據(jù)本發(fā)明的實(shí)施例的第一半導(dǎo)體裸片106-1的多個PAM-N傳輸器電路202經(jīng)由硅橋108連接到第二半導(dǎo)體裸片106-2的多個PAM-N接收器電路204的框圖。如上文所討論的，N為三或更大以使得每符號傳輸多于一個位元。在優(yōu)選實(shí)施例中，N為4、8、16等。換言之，在優(yōu)選實(shí)施例中，N＝2ⁿ，其中n為二或更大的整數(shù)。下文關(guān)于圖3來描述PAM-N傳輸器電路202的實(shí)施方式，并且下文關(guān)于圖4來描述PAM-N接收器電路204的實(shí)施方式。

如圖2A中進(jìn)一步所示出的，第一半導(dǎo)體裸片106-1上的時(shí)鐘生成電路206可以生成時(shí)鐘信號Clk，時(shí)鐘信號Clk可以被分發(fā)給每個PAM-N傳輸器電路202并且被分發(fā)給時(shí)鐘傳輸器電路208。例如，時(shí)鐘信號Clk可以為CMOS時(shí)鐘信號。PAM-N傳輸器電路202可以使用時(shí)鐘信號Clk來確定用于經(jīng)由多個路徑的數(shù)據(jù)傳輸?shù)牟ㄌ芈屎蜁r(shí)序。第一半導(dǎo)體裸片106-1上的時(shí)鐘傳輸器(Clk TX)電路208可以用來經(jīng)由硅橋108向第二半導(dǎo)體裸片106-2傳輸時(shí)鐘信號Clk。

時(shí)鐘信號Clk可以由第二半導(dǎo)體裸片106-2上的時(shí)鐘接收器(Clk RX)電路來接收。反相器(inverter)電路211可以用來生成經(jīng)反相的時(shí)鐘信號并且時(shí)鐘分發(fā)電路212可以向第二半導(dǎo)體裸片106-2上的PAM-N接收器電路204分發(fā)經(jīng)反相的時(shí)鐘信號PAM-N接收器電路204可以使用經(jīng)反相的時(shí)鐘信號來確定用于多個路徑上的數(shù)據(jù)接收的時(shí)序。

分開180度的時(shí)鐘邊緣可以由傳輸器電路202用來對符號轉(zhuǎn)變計(jì)時(shí)，并且由對應(yīng)的接收器電路204用來采樣數(shù)據(jù)信號。例如，如果時(shí)鐘信號Clk的上升邊緣可以由PAM-N傳輸器電路202用來對符號之間的轉(zhuǎn)變計(jì)時(shí)，那么經(jīng)反相的時(shí)鐘信號的上升邊緣可以由PAM-N接收器電路204用于采樣數(shù)據(jù)。

圖2B是描繪了根據(jù)本發(fā)明的實(shí)施例的第一半導(dǎo)體裸片106-1的多個PAM-N傳輸器電路202經(jīng)由硅橋108連接到第二半導(dǎo)體裸片106-2的多個PAM-N接收器電路104并且第二半導(dǎo)體裸片106-2的多個PAM-N傳輸器電路202經(jīng)由硅橋108連接到第一半導(dǎo)體裸片106-1的多個PAM-N接收器電路104的框圖。圖2B中的電路如上文關(guān)于圖2A描述的那樣進(jìn)行操作。然而，雖然圖2A提供了從第一半導(dǎo)體裸片106-1到第二半導(dǎo)體裸片106-2的單向通信，但是圖2B提供了第一與第二半導(dǎo)體裸片之間的雙向通信。

圖3是根據(jù)本發(fā)明的實(shí)施例的第一半導(dǎo)體裸片106-1上的PAM-N傳輸器電路202的框圖。如所示出的，PAM-N傳輸器電路202可以包括n位寄存器電路302和N電平數(shù)模轉(zhuǎn)換器(DAC)電路304。在優(yōu)選實(shí)施例中，N＝2ⁿ，其中n為二或更大的整數(shù)。

n位寄存器電路302可以接收并鎖存n位數(shù)據(jù)。該數(shù)據(jù)可以從第一半導(dǎo)體裸片106-1上的邏輯電路并行地被接收。如上文關(guān)于圖2A描述的，用于n位寄存器電路302的時(shí)序可以由時(shí)鐘信號Clk的時(shí)鐘邊緣(例如，上升邊緣)來提供。

從n位寄存器電路302輸出的n個二進(jìn)制信號可以被提供給N電平DAC電路304。N電平DAC電路304可以將這n個二進(jìn)制信號轉(zhuǎn)換成模擬信號。

由每個N電平DAC電路304輸出的模擬信號的幅度取決于該n位的值。例如，在n＝4并且N＝2⁴＝16的情況下，模擬信號的輸出范圍可以為0伏特至1.5伏特，步幅為100毫伏。例如：如果4個二進(jìn)制信號為0000，那么模擬信號可以為0伏特；如果4個二進(jìn)制信號為邏輯0001，那么模擬信號可以為0.1伏特；如果4個二進(jìn)制信號為邏輯0010，那么模擬信號可以為0.2伏特；如果4個二進(jìn)制信號為邏輯0011，那么模擬信號可以為0.3伏特；…；如果4個二進(jìn)制信號為邏輯1111，那么模擬信號可以為1.5伏特。

該模擬信號從輸出節(jié)點(diǎn)306通過硅橋108去往第二半導(dǎo)體裸片106-2上的對應(yīng)PAM-N接收器電路204。

在一個實(shí)施例中，PAM-16可以被實(shí)施以使得一個路徑攜帶四個位元。實(shí)現(xiàn)32Gbps的合計(jì)數(shù)據(jù)速率的具體多路徑實(shí)施方式可以如下：具有500MHz時(shí)鐘的PAM-16的16個路徑；或者具有1GHz時(shí)鐘的PAM-16的8個路徑；或者具有2GHz時(shí)鐘的PAM-16的4個路徑。

有利地，利用簡化的計(jì)時(shí)，功率可以隨著數(shù)據(jù)速率被縮放。特別地，可以利用針對較低數(shù)據(jù)速率的較低功率來使得驅(qū)動器電路較慢。

圖4是根據(jù)本發(fā)明的實(shí)施例的第二半導(dǎo)體裸片106-2上的PAM-N接收器電路204的框圖。如所示出的，PAM-N接收器電路204可以包括N電平模數(shù)轉(zhuǎn)換器(ADC)電路402和n位寄存器電路404。在優(yōu)選實(shí)施例中，N＝2ⁿ，其中n為二或更大的整數(shù)。

模擬數(shù)據(jù)信號可以由N電平ADC電路402來接收。N電平ADC電路402可以利用N-1個比較器來實(shí)施，并且N電平ADC電路402的結(jié)構(gòu)可以被刷入(flash)或流水線化。

N電平ADC電路402將模擬信號轉(zhuǎn)換成n個恢復(fù)的二進(jìn)制信號。該n個恢復(fù)的二進(jìn)制信號可以并行地被提供給n位寄存器電路404并且由n位寄存器電路404采樣，以恢復(fù)n位數(shù)據(jù)信號。如上文關(guān)于圖2A所描述的，用于采樣的時(shí)序可以由來自經(jīng)反相的時(shí)鐘信號的時(shí)鐘邊緣(例如，上升邊緣)來提供。

最后，n位寄存器電路404可以并行地向第二半導(dǎo)體裸片106-2上的邏輯電路輸出恢復(fù)的n位數(shù)據(jù)信號，以用于進(jìn)一步的處理和使用。

圖5是根據(jù)本發(fā)明的實(shí)施例的向硅橋傳輸多電平幅度信號的方法500的流程圖。該方法可以通過使用第一半導(dǎo)體裸片106-1的PAM-N傳輸器202來執(zhí)行。

依照步驟502，n位數(shù)據(jù)信號從第一半導(dǎo)體裸片106-1的邏輯電路被接收并且由n位寄存器電路302鎖存。隨后，依照步驟504，n位寄存器電路302可以輸出對應(yīng)于n個位元的n個二進(jìn)制信號。

依照步驟506，n個二進(jìn)制信號可以被轉(zhuǎn)換成模擬信號。如上文關(guān)于圖3描述的，該轉(zhuǎn)換可以由DAC電路來執(zhí)行。依照步驟508，DAC電路的輸出可以被組合并同時(shí)被開關(guān)，以將模擬信號從第一裸片106-1通過硅橋驅(qū)動到第二裸片106-2。

圖6是根據(jù)本發(fā)明的實(shí)施例的從硅橋接收多電平幅度信號的方法600的流程圖。方法600可以通過使用第二半導(dǎo)體裸片106-2的PAM-N接收器204來執(zhí)行。在方法600之前，每個比較器可以針對偏移校正而被校準(zhǔn)。

依照步驟602，模擬數(shù)據(jù)信號可以由N電平ADC電路402接收。N電平ADC電路402可以利用N-1個比較器來實(shí)施，并且N電平ADC電路402的結(jié)構(gòu)可以被刷入或流水線化。

依照步驟604，模擬信號可以被轉(zhuǎn)換成n個恢復(fù)的二進(jìn)制信號。依照步驟606，n個恢復(fù)的二進(jìn)制信號可以并行地被提供給n位寄存器電路404并且由n位寄存器電路404采樣，以恢復(fù)n位數(shù)據(jù)信號。如上文關(guān)于圖2所描述的，用于采樣的時(shí)序可以由來自經(jīng)反相的時(shí)鐘信號的時(shí)鐘邊緣(例如，上升邊緣)來提供。

最后，依照步驟608，恢復(fù)的n位數(shù)據(jù)信號可以從n位寄存器電路404并行地被輸出給第二半導(dǎo)體裸片106-2上的邏輯電路，以用于進(jìn)一步的處理和使用。

圖7是根據(jù)本發(fā)明的實(shí)施例的可以被布置或配置為包括本文所公開的一個或多個電路的現(xiàn)場可編程門陣列(FPGA)10的簡化局部框圖。應(yīng)當(dāng)理解，本發(fā)明的實(shí)施例可以使用在許多類型的集成電路中，包括FPGA、可編程邏輯設(shè)備(PLD)、復(fù)雜可編程邏輯設(shè)備(CPLD)、可編程邏輯陣列(PLA)、數(shù)字信號處理器(DSP)、以及專用集成電路(ASIC)。

FPGA 10在它的“核心”內(nèi)包括可編程邏輯陣列塊(或LAB)12的二維陣列，可編程LAB 12由不同長度和速度的行列互連導(dǎo)體的網(wǎng)絡(luò)來互連。LAB 12包括多個(例如，十個)邏輯元件(或LE)。LE是提供用戶定義的邏輯功能的高效實(shí)施的可編程邏輯塊。FPGA具有能夠被配置為實(shí)施各種組合性和次序性功能的許多邏輯元件。邏輯元件具有對可編程互連結(jié)構(gòu)的訪問?？删幊袒ミB結(jié)構(gòu)能夠被編程以幾乎任何所期望配置來互連邏輯元件。

FPGA 10還可以包括分布式存儲器結(jié)構(gòu)，分布式存儲器結(jié)構(gòu)包括貫穿陣列所提供的不同尺寸的隨機(jī)訪問存儲器(RAM)塊。RAM塊包括例如塊14、塊16、以及塊18。這些存儲器塊還能夠包括移位寄存器和FIFO緩沖器。FPGA 10可以進(jìn)一步包括數(shù)字信號處理(DSP)塊20，DSP塊20例如能夠?qū)嵤┚哂屑踊驕p特征的乘法器。

在這一示例中位于芯片外圍周圍的輸入/輸出元件(IOE)22支持許多單端和差分輸入/輸出標(biāo)準(zhǔn)。每個IOE 22耦合到FPGA 10的外部端子(即，引腳)。收發(fā)器(TX/RX)通道陣列可以如所示出的被布置，例如，每個TX/RX通道電路30耦合到若干LAB。TX/RX通道電路30除了其他電路之外還可以包括本文所描述的傳輸器和接收器電路。

將理解，F(xiàn)PGA 10在本文中僅為了說明性目的而被描述，并且本發(fā)明能夠以許多不同類型的PLD、FPGA、以及ASIC來實(shí)施。

圖8是根據(jù)本發(fā)明的實(shí)施例的可以采用多電平幅度信令的示例性數(shù)字系統(tǒng)50的框圖。如所示出的，系統(tǒng)50可以包括FPGA作為若干組件之一。

系統(tǒng)50例如可以為經(jīng)編程的數(shù)字計(jì)算機(jī)系統(tǒng)、數(shù)字信號處理系統(tǒng)、專業(yè)數(shù)字交換網(wǎng)絡(luò)、或其他處理系統(tǒng)。系統(tǒng)50可以被設(shè)計(jì)用于各種各樣的應(yīng)用，諸如電信系統(tǒng)、汽車系統(tǒng)、控制系統(tǒng)、消費(fèi)電子產(chǎn)品、個人計(jì)算機(jī)、互聯(lián)網(wǎng)通信和聯(lián)網(wǎng)、以及其他應(yīng)用)。進(jìn)一步地，系統(tǒng)50可以被提供在單個板上、在多個板上、或在多個外殼內(nèi)。

如所示出的，系統(tǒng)50包括由一個或多個總線互連在一起的處理單元52、存儲器單元54、以及輸入/輸出(I/O)單元56。根據(jù)這一示例性實(shí)施例，F(xiàn)PGA 58被嵌入在處理單元52中。FGPA 58可以服務(wù)于系統(tǒng)50內(nèi)的許多不同目的。FGPA 58例如可以為處理單元52的邏輯構(gòu)建塊，以支持它的內(nèi)部和外部操作。FPGA 58被編程為實(shí)施繼續(xù)發(fā)揮它在系統(tǒng)操作中的特定作用所必需的邏輯功能。FPGA 58能夠通過連接60專門耦合到存儲器54，并且通過連接62專門耦合到I/O單元56。

處理單元52可以將數(shù)據(jù)定向到適當(dāng)系統(tǒng)組件以用于處理或存儲、執(zhí)行存儲器54中所存儲的程序、經(jīng)由I/O單元56接收和傳輸數(shù)據(jù)、或其他類似功能。處理單元52可以為中央處理單元(CPU)、微處理器、浮點(diǎn)協(xié)處理器、圖形協(xié)處理器、硬件控制器、微控制器、被編程用于用作控制器的現(xiàn)場可編程門陣列、網(wǎng)絡(luò)控制器、或任何類型的處理器或控制器。此外，在許多實(shí)施例中，經(jīng)常不需要CPU。

例如，替代CPU，一個或多個FPGA 58可以控制該系統(tǒng)的邏輯操作。作為另一示例，F(xiàn)PGA 58充當(dāng)可以根據(jù)需要被重新編程以處置特定計(jì)算任務(wù)的可重配置處理器。備選地，F(xiàn)PGA 58本身可以包括嵌入式微處理器。存儲器單元54可以為隨機(jī)訪問存儲器(RAM)、只讀存儲器(ROM)、固定盤或軟盤介質(zhì)、閃存、磁帶、或任何其他存儲部件、或這些存儲部件的任何組合。

示例性實(shí)施例

實(shí)施例1.一種用于至少兩個封裝內(nèi)半導(dǎo)體裸片之間的數(shù)據(jù)通信的裝置，該裝置包括：

封裝中的第一半導(dǎo)體裸片上的數(shù)模轉(zhuǎn)換器，其將多個二進(jìn)制信號轉(zhuǎn)換成模擬信號并且驅(qū)動模擬信號；以及

硅橋，用于從第一半導(dǎo)體裸片接收模擬信號并且向封裝中的第二半導(dǎo)體裸片傳輸模擬信號。

實(shí)施例2.實(shí)施例1的該裝置，其中多個二進(jìn)制信號包括n個二進(jìn)制信號，其中n為二或更大的整數(shù)，并且其中數(shù)模轉(zhuǎn)換器包括N電平數(shù)模轉(zhuǎn)換器，其中N＝2ⁿ。

實(shí)施例3.實(shí)施例1的該裝置，進(jìn)一步包括：

第一半導(dǎo)體裸片上的第一寄存器，其從第一半導(dǎo)體裸片上的邏輯電路接收多位數(shù)據(jù)信號并且向數(shù)模轉(zhuǎn)換器輸出多個二進(jìn)制信號。

實(shí)施例4.實(shí)施例1的該裝置，進(jìn)一步包括：

第二半導(dǎo)體裸片上的模數(shù)轉(zhuǎn)換器，其從硅橋接收模擬信號并且將模擬信號轉(zhuǎn)換成多個恢復(fù)的二進(jìn)制信號。

實(shí)施例5.實(shí)施例4的該裝置，進(jìn)一步包括：

第一半導(dǎo)體裸片上的第一寄存器，其從第一半導(dǎo)體裸片上的邏輯電路接收多位數(shù)據(jù)信號并且向數(shù)模轉(zhuǎn)換器輸出多個二進(jìn)制信號；以及

第二半導(dǎo)體裸片上的第二寄存器，其從模數(shù)轉(zhuǎn)換器接收多個恢復(fù)的二進(jìn)制信號并且向第二半導(dǎo)體裸片上的邏輯電路輸出多位恢復(fù)的數(shù)據(jù)信號。

實(shí)施例6.實(shí)施例5的該裝置，進(jìn)一步包括：

第一半導(dǎo)體裸片上的時(shí)鐘傳輸器，其通過硅橋向第二半導(dǎo)體裸片傳輸時(shí)鐘信號；以及

第二半導(dǎo)體裸片上的時(shí)鐘接收器，其接收時(shí)鐘信號。

實(shí)施例7.實(shí)施例6的該裝置，其中時(shí)鐘信號被提供給第一寄存器并且提供用于開關(guān)二進(jìn)制信號的時(shí)序。

實(shí)施例8.實(shí)施例7的該裝置，進(jìn)一步包括：

第二半導(dǎo)體裸片上的反相器，其接收時(shí)鐘信號并且輸出經(jīng)反相的時(shí)鐘信號，

其中經(jīng)反相的時(shí)鐘信號被提供給模數(shù)轉(zhuǎn)換器并且提供用于采樣模擬信號的時(shí)序。

實(shí)施例9.一種至少兩個封裝內(nèi)半導(dǎo)體裸片之間的數(shù)據(jù)通信的方法，該方法包括：

由封裝中的第一半導(dǎo)體裸片上的數(shù)模轉(zhuǎn)換器將多個二進(jìn)制信號轉(zhuǎn)換成模擬信號；以及

通過硅橋向封裝中的第二半導(dǎo)體裸片傳輸模擬信號。

實(shí)施例10.實(shí)施例9的該方法，其中多個二進(jìn)制信號包括n個二進(jìn)制信號，其中n為二或更大的整數(shù)，并且其中數(shù)模轉(zhuǎn)換器包括N電平數(shù)模轉(zhuǎn)換器，其中N＝2ⁿ。

實(shí)施例11.實(shí)施例9的該方法，進(jìn)一步包括：

由第一寄存器從第一半導(dǎo)體裸片上的邏輯電路接收多位數(shù)據(jù)信號；以及

向數(shù)模轉(zhuǎn)換器輸出多個二進(jìn)制信號。

實(shí)施例12.實(shí)施例9的該方法，進(jìn)一步包括：

由第二半導(dǎo)體裸片上的模數(shù)轉(zhuǎn)換器將模擬信號轉(zhuǎn)換成多個恢復(fù)的二進(jìn)制信號。

實(shí)施例13.實(shí)施例12的該方法，進(jìn)一步包括：

由第一寄存器從第一半導(dǎo)體裸片上的邏輯電路接收多位數(shù)據(jù)信號；

向數(shù)模轉(zhuǎn)換器輸出多個二進(jìn)制信號；

由第二寄存器從模數(shù)轉(zhuǎn)換器接收多個恢復(fù)的二進(jìn)制信號；以及

向第二半導(dǎo)體裸片上的邏輯電路輸出多位恢復(fù)的數(shù)據(jù)信號。

實(shí)施例14.實(shí)施例9的該方法，進(jìn)一步包括：

由第一半導(dǎo)體裸片上的時(shí)鐘傳輸器通過硅橋向第二半導(dǎo)體裸片傳輸時(shí)鐘信號；以及

由第二半導(dǎo)體裸片上的時(shí)鐘接收器接收時(shí)鐘信號。

實(shí)施例15.實(shí)施例14的該方法，其中時(shí)鐘信號被提供給第一寄存器并且提供用于開關(guān)二進(jìn)制信號的時(shí)序。

實(shí)施例16.實(shí)施例15的該方法，進(jìn)一步包括：

由第二半導(dǎo)體裸片上的反相器接收時(shí)鐘信號并且輸出經(jīng)反相的時(shí)鐘信號；以及

由第二寄存器使用經(jīng)反相的時(shí)鐘信號來提供用于采樣模擬信號的時(shí)序。

實(shí)施例17.一種用于至少兩個封裝內(nèi)半導(dǎo)體裸片之間的數(shù)據(jù)通信的裝置，該裝置包括：

封裝中的第一半導(dǎo)體裸片上的第一數(shù)模轉(zhuǎn)換器，其將第一多個二進(jìn)制信號轉(zhuǎn)換成第一模擬信號并且向硅橋驅(qū)動第一模擬信號；以及

第一半導(dǎo)體裸片上的第一模數(shù)轉(zhuǎn)換器，其從硅橋接收第二模擬信號并且將第二模擬信號轉(zhuǎn)換成第一多個恢復(fù)的二進(jìn)制信號。

實(shí)施例18.實(shí)施例17的該裝置，進(jìn)一步包括：

封裝中的第二半導(dǎo)體裸片上的第二數(shù)模轉(zhuǎn)換器，其將第二多個二進(jìn)制信號轉(zhuǎn)換成第二模擬信號并且向硅橋驅(qū)動第二模擬信號；以及

第二半導(dǎo)體裸片上的第二模數(shù)轉(zhuǎn)換器，其從硅橋接收第一模擬信號并且將第一模擬信號轉(zhuǎn)換成第二多個恢復(fù)的二進(jìn)制信號。

在上述描述中，給出了許多具體細(xì)節(jié)以提供本發(fā)明的實(shí)施例的透徹理解。然而，本發(fā)明的所說明實(shí)施例的上述描述不意圖為詳盡無遺的或者將本發(fā)明限于所公開的精確形式。相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識到，本發(fā)明能夠不帶有這些具體細(xì)節(jié)中的一個或多個或者利用其他方法、組件等而被實(shí)行。

在其他情況下，沒有詳細(xì)示出或描述公知的結(jié)構(gòu)或操作以避免使本發(fā)明的方面模糊不清。雖然本文為了說明性目的而描述了本發(fā)明的具體實(shí)施例和示例，但是如相關(guān)領(lǐng)域中的技術(shù)人員將認(rèn)識到的，各種等同修改在本發(fā)明的范圍內(nèi)是可能的?？梢澡b于上文的詳細(xì)描述對本發(fā)明進(jìn)行這些修改。