本發(fā)明涉及一種時(shí)鐘切換結(jié)構(gòu)，尤其涉及一種適用于不穩(wěn)定時(shí)鐘與穩(wěn)定時(shí)鐘間切換的安全無毛刺時(shí)鐘切換結(jié)構(gòu)。

背景技術(shù)：

隨著科技制造水平的發(fā)展，便攜式設(shè)備越來越受到人們的青睞。便攜式設(shè)備往往內(nèi)置電池，在內(nèi)部低頻時(shí)鐘驅(qū)動(dòng)下進(jìn)行低功耗工作。而當(dāng)其外接電源時(shí)，需要與外界傳遞數(shù)據(jù)，往往需要外界提供高頻時(shí)鐘，使之與外界進(jìn)行高速通信。因此，時(shí)鐘切換結(jié)構(gòu)在便攜式設(shè)備中具有很重要的作用。

為避免時(shí)鐘切換過程中出現(xiàn)毛刺，對(duì)集成電路工作產(chǎn)生影響，一般的便攜式設(shè)備中大多采用無毛刺時(shí)鐘切換電路。但是，便攜式設(shè)備為一不穩(wěn)定時(shí)鐘，當(dāng)外部電源斷開時(shí)，高頻時(shí)鐘也將丟失。普通的無毛刺時(shí)鐘切換電路，要實(shí)現(xiàn)無毛刺切換，需要兩種時(shí)鐘源都穩(wěn)定存在，當(dāng)其中一種時(shí)鐘突然丟失時(shí)，普通的無毛刺時(shí)鐘切換結(jié)構(gòu)將無法進(jìn)行切換，導(dǎo)致時(shí)鐘丟失，使得系統(tǒng)無法工作。

為此，需要一種適用于不穩(wěn)定時(shí)鐘與穩(wěn)定時(shí)鐘間切換的安全無毛刺時(shí)鐘切換電路，當(dāng)兩種時(shí)鐘皆存在時(shí)，可進(jìn)行受控切換，而當(dāng)不穩(wěn)定時(shí)鐘丟失時(shí)，可切換為穩(wěn)定時(shí)鐘源。

技術(shù)實(shí)現(xiàn)要素：

為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在提出一種安全的無毛刺時(shí)鐘切換結(jié)構(gòu)，當(dāng)兩種時(shí)鐘源皆穩(wěn)定存在時(shí)，可進(jìn)行雙向的無毛刺時(shí)鐘切換；而當(dāng)不穩(wěn)定時(shí)鐘源丟失時(shí)，時(shí)鐘切換結(jié)構(gòu)能將時(shí)鐘切換為穩(wěn)定時(shí)鐘源，從而避免出現(xiàn)丟失現(xiàn)象。本發(fā)明采用的技術(shù)方案是，安全無毛刺時(shí)鐘切換結(jié)構(gòu)，由二輸入與門AND1、AND2、AND3、AND4、AND5、反相器INV、二輸入或門OR、D觸發(fā)器D1、D2、D3、D4構(gòu)成，D觸發(fā)器D4含有異步復(fù)位端Reset，當(dāng)其輸入為低電平時(shí)，D4的同相輸出端立刻變?yōu)榈碗娖?，CLK1、CLK2為兩種不同時(shí)鐘輸入源，CLK1為穩(wěn)定的內(nèi)部低頻時(shí)鐘；CLK2為不穩(wěn)定的外部高頻時(shí)鐘，只有外接電源供電時(shí)，才會(huì)存在。POWER為外接電源標(biāo)志信號(hào)，當(dāng)其為高電平時(shí)，代表外接電源，當(dāng)其為低電平時(shí)，代表由內(nèi)部電池供電，SWITCH為時(shí)鐘切換選擇信號(hào)，當(dāng)其為高電平時(shí)，時(shí)鐘需要切換到外部高頻時(shí)鐘，當(dāng)其為低電平時(shí)，時(shí)鐘需要切換到內(nèi)部低頻時(shí)鐘；

與門AND1的一個(gè)輸入端接POWER，另一個(gè)輸入端接SWITCH，輸出端A接反相器INV的輸入端，反相器INV的輸出端接與門AND3的一個(gè)輸入端，AND3的另一個(gè)輸入端接D觸發(fā)器D4的反相輸出端，AND3的輸出端C接D觸發(fā)器D2的輸入端，D觸發(fā)器D2的同相輸出端接D觸發(fā)器D3的輸入端，D3的同相輸出端E接與門AND5的一個(gè)輸入端，與門AND5的另一個(gè)輸入端接CLK1，D觸發(fā)器D2、D3的時(shí)鐘輸入端都接CLK1，同時(shí)，與門AND1的輸出端A還接與門AND2的一個(gè)輸入端，AND2的另一個(gè)輸入端接D觸發(fā)器D3的反相輸出端，AND2的輸出端接D觸發(fā)器D1的輸入端，D觸發(fā)器D1的同相輸出端接D觸發(fā)器D4的輸入端，D2的同相輸出端D接與門AND4的一個(gè)輸入端，與門AND4的另一個(gè)輸入端接CLK2，D觸發(fā)器D1、D4的時(shí)鐘輸入端都接CLK2，D觸發(fā)器D4的異步復(fù)位端Reset接POWER，或門OR的一個(gè)輸入端接與門AND4的輸出端F，另一個(gè)輸入端接與門AND5的輸出端G，或門OR的輸出端為最終的時(shí)鐘輸出信號(hào)CLK_OUT。

假設(shè)起始時(shí)刻，系統(tǒng)由電池供電，時(shí)鐘源為內(nèi)部低頻時(shí)鐘CLK1，T1時(shí)刻，外接電源供電，POWER信號(hào)變?yōu)楦唠娖?，此后?jīng)一個(gè)周期的時(shí)鐘穩(wěn)定時(shí)間，用于等待CLK2輸出穩(wěn)定，T2時(shí)刻，CLK1時(shí)鐘上升沿處，SWITCH信號(hào)變?yōu)楦唠娖?，系統(tǒng)開始進(jìn)行時(shí)鐘切換，與門AND1輸出A變?yōu)楦唠娖?，?jīng)反相器INV反相后輸入與門AND3，使得AND3輸出C立即為低電平，經(jīng)過兩個(gè)CLK1周期，T3時(shí)刻，AND3輸出端C的低電平傳遞到D3的同相輸出端E，從而關(guān)閉了與門AND5的輸出，使其輸出G保持低電平，同時(shí)，D3反相輸出端輸出高電平，使得AND2的輸出端B輸出高電平，經(jīng)過兩個(gè)CLK2周期，T4時(shí)刻，高電平信號(hào)傳遞至D觸發(fā)器D4，使其同相輸出端D輸出高電平，與門AND4打開，其輸出F與CLK2具有相同的波形，由于AND5輸出G保持低電平，則或門OR的輸出與AND4的輸出F相同，即時(shí)鐘輸出CLK_OUT信號(hào)與時(shí)鐘CLK2相同，時(shí)鐘切換完成由低頻時(shí)鐘CLK1到高頻時(shí)鐘CLK2的切換。

T5時(shí)刻，系統(tǒng)控制下，時(shí)鐘由高頻時(shí)鐘CLK2切換為低頻時(shí)鐘CLK1，此時(shí)SWITCH變?yōu)榈碗娖?，則AND1輸出端A立即變?yōu)榈碗娖剑瑫r(shí)使得AND2輸出端B立即變?yōu)榈碗娖?，?jīng)過兩個(gè)CLK2周期，T6時(shí)刻，AND2輸出端B的低電平傳遞到D4的同相輸出端D，從而關(guān)閉了與門AND4的輸出，使其輸出F保持低電平，同時(shí)，D4反相輸出端輸出高電平，使得AND3的輸出端C輸出高電平，經(jīng)過兩個(gè)CLK1周期，T7時(shí)刻，高電平信號(hào)傳遞至D觸發(fā)器D3，使其同相輸出端E輸出高電平，與門AND5打開，其輸出G與CLK1具有相同的波形，由于AND4輸出F保持低電平，則或門OR的輸出與AND5的輸出G相同，即時(shí)鐘輸出CLK_OUT信號(hào)與時(shí)鐘CLK1相同，時(shí)鐘切換完成由高頻時(shí)鐘CLK2到低頻時(shí)鐘CLK1的切換，整個(gè)切換過程無毛刺產(chǎn)生；

T8-T9-T10時(shí)間段，時(shí)鐘切換在SWITCH信號(hào)控制下，完成了由CLK1向CLK2的切換，切換過程同T2-T3-T4時(shí)間段完全相同；

T11時(shí)刻，外部電源意外掉電，使得CLK2時(shí)鐘丟失，此時(shí)，POWER信號(hào)轉(zhuǎn)為低電平，受POWER影響，SWITCH也轉(zhuǎn)變?yōu)榈碗娖剑c門AND1輸出A立即變?yōu)榈碗娖?，同時(shí)，D觸發(fā)器D4異步復(fù)位端Reset輸入有效低電平，立即復(fù)位，使得同相輸出端D立即輸出低電平，關(guān)閉與門AND4輸出，使F保持低電平。D4的反相輸出端輸出高電平，使得與門ADN3輸出C為高電平，此后在第二個(gè)CLK1時(shí)鐘上升沿，高電平信號(hào)傳遞到D3的同相輸出端，使E為高電平，與門AND5打開，其輸出G與CLK1具有相同的波形，由于AND4輸出F保持低電平，則或門OR的輸出與AND5的輸出G相同，即時(shí)鐘輸出CLK_OUT信號(hào)與時(shí)鐘CLK1相同，時(shí)鐘切換完成高頻時(shí)鐘CLK2丟失后切換到低頻時(shí)鐘CLK1的功能，整個(gè)切換過程無毛刺產(chǎn)生。

本發(fā)明的特點(diǎn)及有益效果是：

本發(fā)明提出的無毛刺時(shí)鐘切換結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單，通用性強(qiáng)，可以用于不穩(wěn)定時(shí)鐘與穩(wěn)定時(shí)鐘間的切換，切換過程安全可靠。

附圖說明：

圖1安全無毛刺時(shí)鐘切換結(jié)構(gòu)電路圖。

圖2安全無毛刺時(shí)鐘切換結(jié)構(gòu)波形圖。

具體實(shí)施方式

本發(fā)明針對(duì)現(xiàn)有無毛刺時(shí)鐘切換結(jié)構(gòu)某一時(shí)鐘丟失后會(huì)出現(xiàn)無法切換的問題，提出一種更加安全可靠的無毛刺時(shí)鐘切換電路結(jié)構(gòu)。

如圖1所示，為本發(fā)明提出的安全無毛刺時(shí)鐘切換結(jié)構(gòu)電路圖。該結(jié)構(gòu)由二輸入與門AND1、AND2、AND3、AND4、AND5、反相器INV、二輸入或門OR、D觸發(fā)器D1、D2、D3、D4構(gòu)成。D觸發(fā)器D4含有異步復(fù)位端Reset，當(dāng)其輸入為低電平時(shí)，D4的同相輸出端立刻變?yōu)榈碗娖健LK1、CLK2為兩種不同時(shí)鐘輸入源，CLK1為穩(wěn)定的內(nèi)部低頻時(shí)鐘；CLK2為不穩(wěn)定的外部高頻時(shí)鐘，只有外接電源供電時(shí)，才會(huì)存在。POWER為外接電源標(biāo)志信號(hào)，當(dāng)其為高電平時(shí)，代表外接電源，當(dāng)其為低電平時(shí)，代表由內(nèi)部電池供電。SWITCH為時(shí)鐘切換選擇信號(hào)，當(dāng)其為高電平時(shí)，時(shí)鐘需要切換到外部高頻時(shí)鐘，當(dāng)其為低電平時(shí)，時(shí)鐘需要切換到內(nèi)部低頻時(shí)鐘。

與門AND1的一個(gè)輸入端接POWER，另一個(gè)輸入端接SWITCH，輸出端A接反相器INV的輸入端，反相器INV的輸出端接與門AND3的一個(gè)輸入端。AND3的另一個(gè)輸入端接D觸發(fā)器D4的反相輸出端。AND3的輸出端C接D觸發(fā)器D2的輸入端。D觸發(fā)器D2的同相輸出端接D觸發(fā)器D3的輸入端，D3的同相輸出端E接與門AND5的一個(gè)輸入端，與門AND5的另一個(gè)輸入端接CLK1。D觸發(fā)器D2、D3的時(shí)鐘輸入端都接CLK1。同時(shí)，與門AND1的輸出端A還接與門AND2的一個(gè)輸入端，AND2的另一個(gè)輸入端接D觸發(fā)器D3的反相輸出端，AND2的輸出端接D觸發(fā)器D1的輸入端，D觸發(fā)器D1的同相輸出端接D觸發(fā)器D4的輸入端，D2的同相輸出端D接與門AND4的一個(gè)輸入端，與門AND4的另一個(gè)輸入端接CLK2。D觸發(fā)器D1、D4的時(shí)鐘輸入端都接CLK2。D觸發(fā)器D4的異步復(fù)位端Reset接POWER?；蜷TOR的一個(gè)輸入端接與門AND4的輸出端F，另一個(gè)輸入端接與門AND5的輸出端G，或門OR的輸出端為最終的時(shí)鐘輸出信號(hào)CLK_OUT。

以下將結(jié)合圖2時(shí)鐘切換波形圖，對(duì)本發(fā)明提出的時(shí)鐘切換結(jié)構(gòu)工作原理進(jìn)行詳細(xì)說明。假設(shè)起始時(shí)刻，系統(tǒng)由電池供電，時(shí)鐘源為內(nèi)部低頻時(shí)鐘CLK1。T1時(shí)刻，外接電源供電，POWER信號(hào)變?yōu)楦唠娖?。此后?jīng)一個(gè)周期的時(shí)鐘穩(wěn)定時(shí)間，用于等待CLK2輸出穩(wěn)定。T2時(shí)刻，CLK1時(shí)鐘上升沿處，SWITCH信號(hào)變?yōu)楦唠娖剑到y(tǒng)開始進(jìn)行時(shí)鐘切換，與門AND1輸出A變?yōu)楦唠娖剑?jīng)反相器INV反相后輸入與門AND3，使得AND3輸出C立即為低電平。經(jīng)過兩個(gè)CLK1周期，T3時(shí)刻，AND3輸出端C的低電平傳遞到D3的同相輸出端E，從而關(guān)閉了與門AND5的輸出，使其輸出G保持低電平。同時(shí)，D3反相輸出端輸出高電平，使得AND2的輸出端B輸出高電平。經(jīng)過兩個(gè)CLK2周期，T4時(shí)刻，高電平信號(hào)傳遞至D觸發(fā)器D4，使其同相輸出端D輸出高電平，與門AND4打開，其輸出F與CLK2具有相同的波形。由于AND5輸出G保持低電平，則或門OR的輸出與AND4的輸出F相同，即時(shí)鐘輸出CLK_OUT信號(hào)與時(shí)鐘CLK2相同。時(shí)鐘切換完成由低頻時(shí)鐘CLK1到高頻時(shí)鐘CLK2的切換，整個(gè)切換過程無毛刺產(chǎn)生。

T5時(shí)刻，系統(tǒng)控制下，時(shí)鐘由高頻時(shí)鐘CLK2切換為低頻時(shí)鐘CLK1。此時(shí)SWITCH變?yōu)榈碗娖?。則AND1輸出端A立即變?yōu)榈碗娖剑瑫r(shí)使得AND2輸出端B立即變?yōu)榈碗娖?。?jīng)過兩個(gè)CLK2周期，T6時(shí)刻，AND2輸出端B的低電平傳遞到D4的同相輸出端D，從而關(guān)閉了與門AND4的輸出，使其輸出F保持低電平。同時(shí)，D4反相輸出端輸出高電平，使得AND3的輸出端C輸出高電平。經(jīng)過兩個(gè)CLK1周期，T7時(shí)刻，高電平信號(hào)傳遞至D觸發(fā)器D3，使其同相輸出端E輸出高電平，與門AND5打開，其輸出G與CLK1具有相同的波形。由于AND4輸出F保持低電平，則或門OR的輸出與AND5的輸出G相同，即時(shí)鐘輸出CLK_OUT信號(hào)與時(shí)鐘CLK1相同。時(shí)鐘切換完成由高頻時(shí)鐘CLK2到低頻時(shí)鐘CLK1的切換，整個(gè)切換過程無毛刺產(chǎn)生。

T8-T9-T10時(shí)間段，時(shí)鐘切換在SWITCH信號(hào)控制下，完成了由CLK1向CLK2的切換，切換過程同T2-T3-T4時(shí)間段完全相同。

T11時(shí)刻，外部電源意外掉電，使得CLK2時(shí)鐘丟失。此時(shí)，POWER信號(hào)轉(zhuǎn)為低電平。受POWER影響，SWITCH也轉(zhuǎn)變?yōu)榈碗娖?。與門AND1輸出A立即變?yōu)榈碗娖健Ｍ瑫r(shí)，D觸發(fā)器D4異步復(fù)位端Reset輸入有效低電平，立即復(fù)位，使得同相輸出端D立即輸出低電平，關(guān)閉與門AND4輸出，使F保持低電平。D4的反相輸出端輸出高電平，使得與門ADN3輸出C為高電平。此后在第二個(gè)CLK1時(shí)鐘上升沿，高電平信號(hào)傳遞到D3的同相輸出端，使E為高電平，與門AND5打開，其輸出G與CLK1具有相同的波形。由于AND4輸出F保持低電平，則或門OR的輸出與AND5的輸出G相同，即時(shí)鐘輸出CLK_OUT信號(hào)與時(shí)鐘CLK1相同。時(shí)鐘切換完成高頻時(shí)鐘CLK2丟失后切換到低頻時(shí)鐘CLK1的功能，整個(gè)切換過程無毛刺產(chǎn)生。

如圖1所示，使用前先依據(jù)該圖搭建電路，再將穩(wěn)定的時(shí)鐘源作為CLK1，不穩(wěn)定的時(shí)鐘源作為CLK2，并依據(jù)要求提供外接電源標(biāo)志信號(hào)POWER與時(shí)鐘切換選擇信號(hào)SWITCH。本發(fā)明的保護(hù)范圍并不以上述實(shí)施方式為限，本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明所揭示內(nèi)容所作的等效修飾或變化，皆應(yīng)納入保護(hù)范圍。