1.一種基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于，所述驗(yàn)證平臺(tái)包括頂層TOP層，用于例化最頂層模塊，包括：
待測(cè)設(shè)計(jì)DUT，采用CAN控制器作為DUT；
DUT接口模塊interface，包含所有需要用到的待測(cè)設(shè)計(jì)DUT接口信號(hào)的定義，用于驗(yàn)證平臺(tái)和待測(cè)設(shè)計(jì)DUT的數(shù)據(jù)通信；
測(cè)試用例層test，用于創(chuàng)建不同的驗(yàn)證環(huán)境以及產(chǎn)生不同的測(cè)試激勵(lì)。
2.根據(jù)權(quán)利要求1所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述測(cè)試用例層test是根據(jù)仿真命令行選項(xiàng)+UVM_TESTNAME來(lái)例化相應(yīng)的測(cè)試用例testcase；每個(gè)測(cè)試用例testcase的test層都繼承自base_test類，根據(jù)實(shí)際需求配置不同的驗(yàn)證環(huán)境層env和從sequence lib中選擇不同的virtual sequence配置到虛擬激勵(lì)產(chǎn)生器virtual sequencer，形成不同的測(cè)試用例testcase。
3.根據(jù)權(quán)利要求2所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述驗(yàn)證環(huán)境層env，用于例化具體的驗(yàn)證組件，包括寄存器訪問(wèn)代理bus_agent、發(fā)送端功能驗(yàn)證代理tx_agent或者接收端功能驗(yàn)證代理rx_agent和結(jié)果比對(duì)模塊scoreboard。
4.根據(jù)權(quán)利要求3所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述寄存器訪問(wèn)代理bus_agent、接收端激勵(lì)收發(fā)代理rx_agent或者發(fā)送端激勵(lì)收發(fā)代理tx_agent都屬于代agent模塊，其結(jié)構(gòu)都包括：
一個(gè)激勵(lì)產(chǎn)生模塊sequencer，負(fù)責(zé)產(chǎn)生符合約束的隨機(jī)激勵(lì)，并發(fā)送給該agent中的driver；
一個(gè)激勵(lì)發(fā)送模塊driver，負(fù)責(zé)將交易級(jí)的傳輸轉(zhuǎn)換為對(duì)應(yīng)的輸入信號(hào)并發(fā)送到待測(cè)設(shè)計(jì)DUT的輸入端；
一個(gè)接口監(jiān)控模塊monitor，負(fù)責(zé)監(jiān)控待測(cè)設(shè)計(jì)DUT的輸入、輸出信號(hào)，統(tǒng)計(jì)功能覆蓋率；
激勵(lì)產(chǎn)生模塊sequencer和激勵(lì)發(fā)送模塊driver之間使用TLM交易級(jí)通信方式進(jìn)行數(shù)據(jù)交互，使用阻塞的PORT和EXPORT接口；
激勵(lì)發(fā)送模塊driver和接口監(jiān)控模塊monitor之間使用virtual interface指向頂層TOP層的DUT接口模塊interface來(lái)訪問(wèn)待測(cè)設(shè)計(jì)DUT的信號(hào)；
激勵(lì)發(fā)送模塊driver和接口監(jiān)控模塊monitor之間使用TLM交易級(jí)通信方式與結(jié)果比對(duì)模塊scoreboard進(jìn)行數(shù)據(jù)交互，使用阻塞的PORT和IMP接口。
5.根據(jù)權(quán)利要求1所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述待測(cè)設(shè)計(jì)DUT的寄存器訪問(wèn)接口采用寄存器模型register model提供；寄存器模型register model是uvm_reg_block類型的變量，其內(nèi)部包含待測(cè)設(shè)計(jì)DUT所有寄存器的列表，其中的單個(gè)寄存器是uvm_reg類型的變量，單個(gè)寄存器的某個(gè)域是uvm_reg_field類型的變量。
6.根據(jù)權(quán)利要求5所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述寄存器模型register model中的每個(gè)uvm_reg_block內(nèi)部都有一個(gè)uvm_reg_map，用來(lái)存儲(chǔ)每個(gè)寄存器加入寄存器模型register model時(shí)的偏移地址，當(dāng)寄存器模型register model進(jìn)行讀/寫(xiě)操作時(shí)，uvm_reg_map會(huì)將偏移地址轉(zhuǎn)換成絕對(duì)地址來(lái)訪問(wèn)；寄存器模型register model的訪問(wèn)最終都將由uvm_reg_map完成，在connect_phase中，需要將轉(zhuǎn)換器adapter和bus_sequencer通過(guò)set_sequencer函數(shù)告知reg_model的default_map，并將default_map設(shè)置為自動(dòng)預(yù)測(cè)狀態(tài)；
uvm_reg的new函數(shù)有三個(gè)參數(shù)，分別為name，寄存器的位寬和選擇是否加入覆蓋率的支持；uvm_reg的build函數(shù)中要例化所有的uvm_reg_field，并調(diào)用configure函數(shù)配置field；
寄存器模型register model根據(jù)讀/寫(xiě)接口的命令生成一個(gè)uvm_reg_bus_op類型的transaction變量，該變量經(jīng)過(guò)轉(zhuǎn)換器adapter轉(zhuǎn)換成uvm_sequence_item擴(kuò)展類型的變量并發(fā)送給寄存器訪問(wèn)代理bus_agent；轉(zhuǎn)換器adapter有兩個(gè)函數(shù)，分別是reg2bus和bus2reg，其中reg2bus用于將寄存器模型register model通過(guò)sequencer發(fā)出的uvm_reg_bus_op類型的變量轉(zhuǎn)換成bus_component能夠接受的形式；bus2reg，用于當(dāng)監(jiān)測(cè)到總線上有操作時(shí)，將收集到的transaction變量轉(zhuǎn)換成寄存器模型register model能夠接受的形式，以便寄存器模型register model能夠更新相應(yīng)寄存器的值；
例化reg_model時(shí)先調(diào)用configure函數(shù)，然后調(diào)用build函數(shù)，將所有的寄存器例化，再調(diào)用lock_model函數(shù)，禁止再加入新的寄存器，最后調(diào)用reset函數(shù)，將所有寄存器的值設(shè)置為初始值。
7.根據(jù)權(quán)利要求2所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述虛擬激勵(lì)產(chǎn)生器virtual seqencer，用以集中管理驗(yàn)證平臺(tái)內(nèi)所有sequencer和virtual sequence模塊，其內(nèi)部結(jié)構(gòu)包括指向?qū)嶋Hsequencer的指針和指向寄存器模型register model的指針，指向寄存器模型register model的指針作為平臺(tái)其他組件調(diào)用寄存器模型register model讀/寫(xiě)接口時(shí)的句柄。
8.根據(jù)權(quán)利要求7所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述虛擬激勵(lì)產(chǎn)生器virtual seqencer在同一個(gè)函數(shù)體內(nèi)先后執(zhí)行不同的virtual sequence；構(gòu)造測(cè)試用例時(shí)把所有virtual sequence放置在虛擬激勵(lì)產(chǎn)生器virtual sequencer的不同phase中執(zhí)行。
9.根據(jù)權(quán)利要求3所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述結(jié)果比對(duì)模塊scoreboard，負(fù)責(zé)預(yù)期數(shù)據(jù)和實(shí)際數(shù)據(jù)的比對(duì)，并輸出比對(duì)結(jié)果。
10.根據(jù)權(quán)利要求9所述的基于UVM的CAN控制器IP驗(yàn)證平臺(tái)，其特征在于：所述結(jié)果比對(duì)模塊scoreboard接收來(lái)自激勵(lì)發(fā)送模塊driver的預(yù)期數(shù)據(jù)，并存放在FIFO中；接收來(lái)自接口監(jiān)控模塊monitor的實(shí)際數(shù)據(jù)，并從FIFO中取出對(duì)應(yīng)的預(yù)期數(shù)據(jù)進(jìn)行比對(duì)；比對(duì)通過(guò)則繼續(xù)下一個(gè)比對(duì)，比對(duì)失敗則打印比對(duì)結(jié)果以及預(yù)期和實(shí)際數(shù)據(jù)。