技術(shù)領(lǐng)域

本發(fā)明涉及PCB板高速互連設(shè)計(jì)領(lǐng)域，具體的說是一種提升系統(tǒng)互連接受端SI性能的方法。

背景技術(shù)：

服務(wù)器產(chǎn)品設(shè)計(jì)時(shí)，高速信號(hào)系統(tǒng)互連PCB設(shè)計(jì)，通常是遵循業(yè)界各總線工業(yè)規(guī)范定義的特征阻抗值進(jìn)行線路設(shè)計(jì)及PCB加工制造。因此，系統(tǒng)互連設(shè)計(jì)開發(fā)時(shí)，PCB板上互連trace鏈路，connector，Cable及發(fā)送和接受端芯片部件內(nèi)阻都遵循相同的目標(biāo)阻抗值進(jìn)行設(shè)計(jì)。

從信號(hào)完整性（SignalIntegrity，SI）角度理論分析來看，由于PCB板傳輸線路，connector及信號(hào)發(fā)送和接受芯片三部分特征阻抗值一致，其整鏈路傳輸阻抗一致性較好，信號(hào)發(fā)送前端，中途傳輸路徑和信號(hào)接受端三環(huán)節(jié)不會(huì)存在阻抗突變點(diǎn)，避免造成傳輸路徑上信號(hào)來回反射，影響信號(hào)傳輸質(zhì)量。

參考上述方式進(jìn)行PCB板trace阻抗設(shè)計(jì)，發(fā)現(xiàn)系統(tǒng)各部件互連搭建后進(jìn)行SI信號(hào)測(cè)試時(shí)，接受端信號(hào)眼圖質(zhì)量并非像理論分析的一樣。通過對(duì)系統(tǒng)鏈路進(jìn)行無源阻抗測(cè)試，發(fā)現(xiàn)整路徑上存在一些阻抗偏低的不連續(xù)點(diǎn)。這樣不連續(xù)點(diǎn)，主要是由connector與PCB板結(jié)合處，差分換層過孔和芯片package封裝等部位引起。因而，造成信號(hào)在整互連路徑上存在反射現(xiàn)象，引起信號(hào)質(zhì)量的降低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)目前技術(shù)發(fā)展的需求和不足之處，提供一種提升系統(tǒng)互連接受端SI性能的方法。

本發(fā)明所述一種提升系統(tǒng)互連接受端SI性能的方法，解決上述技術(shù)問題采用的技術(shù)方案如下：所述一種提升系統(tǒng)互連接受端SI性能的方法，在PCB板高速走線互連設(shè)計(jì)中，參考整互連路徑上的不連續(xù)點(diǎn)阻抗值,去調(diào)整PCB板上傳輸鏈路trace阻抗值，以此匹配傳輸路徑上因connector與PCB板結(jié)合處，差分換層過孔及芯片package部位引起的阻抗突變點(diǎn)，更好地平衡整傳輸鏈路上的阻抗幅值變化。

優(yōu)選的，所述提升系統(tǒng)互連接受端SI性能的方法，通過適當(dāng)降低PCB板上傳輸線阻抗值，即將PCB板trace阻抗設(shè)計(jì)目標(biāo)值比工業(yè)規(guī)范阻抗值偏低些。

優(yōu)選的，將PCB trace阻抗由100ohm調(diào)整到85ohm阻抗值去平衡各不連續(xù)點(diǎn)的阻抗值，以此整路徑上的各不連續(xù)點(diǎn)處的阻抗突變幅度將大幅變緩。

本發(fā)明所述一種提升系統(tǒng)互連接受端SI性能的方法與現(xiàn)有技術(shù)相比具有的有益效果是：本發(fā)明通過將PCB Trace設(shè)計(jì)阻抗由原來的參考工業(yè)規(guī)范值作偏低優(yōu)化處理，以此平衡系統(tǒng)互連路徑上因connector與PCB結(jié)合處，差分換層過孔，芯片package封裝等部位引起阻抗不連續(xù)點(diǎn)幅值高低變化，提升整傳輸路徑上的阻抗一致性，降低信號(hào)來回反射的概率，可有效提升信號(hào)在芯片接收端的傳輸質(zhì)量，進(jìn)而提高產(chǎn)品的性能。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，對(duì)本發(fā)明所述一種提升系統(tǒng)互連接受端SI性能的方法進(jìn)一步詳細(xì)說明。

實(shí)施例：

系統(tǒng)互連中，PCB傳輸鏈路Trace，Connector與Cable部件及信號(hào)發(fā)送和接受端芯片內(nèi)阻都是遵循SAS3.0工業(yè)規(guī)范定義阻抗值100ohm進(jìn)行設(shè)計(jì)的。整系統(tǒng)互連路徑上存在多個(gè)阻抗突變點(diǎn),這些不連續(xù)點(diǎn)主要是由connector與PCB結(jié)合處，差分換層過孔，芯片package封裝等部位引起。

本實(shí)施例所述提升系統(tǒng)互連接受端SI性能的方法，在PCB板高速走線互連設(shè)計(jì)中，參考整互連路徑上的不連續(xù)點(diǎn)阻抗值,去調(diào)整PCB板上傳輸鏈路trace阻抗值，以此匹配傳輸路徑上因connector與PCB板結(jié)合處，差分換層過孔及芯片package部位引起的阻抗突變點(diǎn)，更好地平衡整傳輸鏈路上的阻抗幅值變化。這樣，可降低整互連路徑上的阻抗突變點(diǎn)次數(shù)，以此降低信號(hào)來回反射的概率，提升信號(hào)的傳輸品質(zhì)。

所述提升系統(tǒng)互連接受端SI性能的方法，通過調(diào)整PCB板上傳輸鏈路trace阻抗值，適當(dāng)降低PCB板上傳輸線阻抗值，即將PCB板trace阻抗設(shè)計(jì)目標(biāo)值比工業(yè)規(guī)范阻抗值偏低些。

本實(shí)施例所述提升系統(tǒng)互連接受端SI性能的方法，將PCB板trace阻抗設(shè)計(jì)目標(biāo)值比工業(yè)規(guī)范阻抗值偏低些，將PCB板上的Trace阻抗值由原來的工業(yè)指標(biāo)100ohm阻抗值偏低調(diào)整，將PCB trace阻抗由100ohm調(diào)整到85ohm阻抗值去平衡各不連續(xù)點(diǎn)的阻抗值，以此整路徑上的各不連續(xù)點(diǎn)處的阻抗突變幅度將大幅變緩，有效降低了信號(hào)的反射強(qiáng)度，提升了信號(hào)傳輸質(zhì)量。

例如，在SAS3.0互連系統(tǒng)進(jìn)行MB和BP阻抗是100ohm或85ohm的信號(hào)仿真模擬，通過對(duì)兩種阻抗下的芯片接收端SAS眼高和眼寬質(zhì)量對(duì)比可知，當(dāng)MB和BP阻抗都是85ohm時(shí)的眼圖質(zhì)量比MB和BP阻抗都是100ohm時(shí)偏高較多，其信號(hào)在芯片接收端的眼高和眼寬質(zhì)量有明顯的改善，可有效提升信號(hào)在芯片接收端的傳輸質(zhì)量，提高系統(tǒng)長(zhǎng)期運(yùn)行下的穩(wěn)定性及兼容性。

上述具體實(shí)施方式僅是本發(fā)明的具體個(gè)案，本發(fā)明的專利保護(hù)范圍包括但不限于上述具體實(shí)施方式，任何符合本發(fā)明的權(quán)利要求書的且任何所屬技術(shù)領(lǐng)域的普通技術(shù)人員對(duì)其所做的適當(dāng)變化或替換，皆應(yīng)落入本發(fā)明的專利保護(hù)范圍。