技術(shù)總結(jié)
一種適用于PowerPC處理器的高可靠指令Cache，包括AXI總線接口單元、指令Cache塊緩存器、指令Cache控制器、指令Cache的數(shù)據(jù)存儲體、命中檢查器、指令寄存器、指令校驗電路、指令校驗碼讀出寄存器、校驗碼生成邏、校驗碼緩存器、檢驗碼存儲體，克服了現(xiàn)有的Cache不適用于航天、軍事、工業(yè)控制等工作環(huán)境較惡劣領(lǐng)域，容易導(dǎo)致存儲數(shù)據(jù)出現(xiàn)錯誤的問題，通過指令Cache的檢錯糾錯功能增強了PowerPC處理器在惡劣工作環(huán)境的適應(yīng)性，提高PowerPC處理器的可靠性，通過擴展ECC+Parity校驗碼數(shù)據(jù)通路，提高了指令Cache的可靠性，具有較好的使用價值。

技術(shù)研發(fā)人員：吳軍;梁潔玫;吳一帆;楊樺;劉波;夏冰冰;高瑛珂;劉鴻瑾;龔健;姜宏;郭兵;許娜
受保護的技術(shù)使用者：北京控制工程研究所
文檔號碼：201611045933
技術(shù)研發(fā)日：2016.11.22
技術(shù)公布日：2017.06.13