本發(fā)明涉及集成電路設計領域，尤其涉及一種優(yōu)化的電阻子電路噪聲模型結構及其建模方法。

背景技術：

以硅基器件為代表的半導體器件在電子信息技術及產(chǎn)業(yè)中的應用使社會進入到了信息化和網(wǎng)絡化的時代。半導體器件的持續(xù)改進、完善以及不斷涌現(xiàn)的新器件促使電子工業(yè)加速發(fā)展，但激烈的競爭也讓半導體行業(yè)倍感壓力。由于技術更新快，設備和原材料的投入相當巨大，時間是成本的一大組成，如何更早地將產(chǎn)品推向市場，是決定生存和發(fā)展的關鍵。

為了縮短開發(fā)周期，半導體器件的設計需要一種快速而有效的設計工具，采用半導體器件計算機仿真方法，在參數(shù)提取、互連建模、模擬、數(shù)字和射頻電路設計等半導體仿真設計領域獲得了廣泛應用。

MOSFET是超大規(guī)模集成電路芯片(CPU和RAM等)中的主要器件，電阻子電路是CPU和RAM等中的重要部件。

然而，在目前的半導體器件計算機仿真過程中，即在電阻器件模型建模時，為了滿足精度的需要，電阻器件模型會完全寫成電子子電路的形式，該子電路的形式不會再調用原來的電阻固定(compact)模型，原來的電阻固定模型具有的噪聲特性也隨之去掉，導致電阻子電路模型沒有噪聲特性，電路設計者無法對電阻的噪聲特性進行仿真。

以40納米P型SAB多晶硅電阻模型為例，請參閱圖1，圖1為現(xiàn)有技術中采用的電阻子電路模型(沒有調用原來的電阻固定模型)后，即沒有噪聲特性的仿真結果示意圖；其中，折線為不同電流下噪聲對頻率的測量數(shù)據(jù)，直線為相應仿真值。如圖所示，該模型常用的電阻子電路模型，在加電壓進行仿真模擬后，雖然直流特性準確，但是沒有電阻噪聲特性，造成頻率特性與設計數(shù)據(jù)不符，不能模擬噪聲數(shù)據(jù)；這使電阻子電路模型的仿真結果的可信性大打折扣。

技術實現(xiàn)要素：

為了克服以上問題，本發(fā)明旨在提供一種改進的電阻子電路噪聲模型結構及其建模方法，其目的是把電阻的噪聲特性加入到電阻子電路模型中，使其具備噪聲特性，滿足電路設計者對電阻進行噪聲仿真的需要。

為實現(xiàn)上述目的，本發(fā)明的技術方案如下：

一種電阻子電路噪聲模型結構，其包括電阻子電路和并聯(lián)到所述電阻子電路的兩端的噪聲源，用于將電阻子電路的噪聲特性加入到電阻子電路模型中；其中，所述電阻子電路是根據(jù)電阻器件模型建模時所需要滿足的電阻精度要求形成；所述噪聲源噪聲值的大小和所述電阻子電路的長寬和流經(jīng)所述電阻子電路的電流與所述電阻子電路兩端所加的電壓頻率相關。

所述噪聲源噪聲的大小的公式如下：

其中，kf，af，lf，wf，ef是可以根據(jù)所述噪聲源噪聲值的大小進行調整的參數(shù)，weff是所述電阻子電路的有效寬度，leff是電阻的有效長度，i(r1)是流經(jīng)所述電阻子電路的電流，hertz為所述電阻子電路上的兩端所加的電壓頻率值。

為實現(xiàn)上述目的，本發(fā)明還提供另一種技術方案如下：

一種電阻子電路噪聲模型結構的建模方法，其包括：

步驟S1：根據(jù)電阻器件模型建模時所需要滿足的電阻精度要求，將所述電阻器件模型轉換成電阻子電路的形式；

步驟S2：將電阻子電路的噪聲特性加入到電阻子電路模型中；即將所述電阻子電路的兩端并一個噪聲源；其中，所述噪聲源噪聲值的大小和所述電阻子電路的長寬和流經(jīng)所述電阻子電路的電流與所述電阻子電路兩端所加的電壓頻率相關；

步驟S3：將具有預定電壓頻率值的電壓加載到所述電阻子電路上的兩端進行仿真運算。

從上述技術方案可以看出，本發(fā)明是將在電阻子電路中加入精確的電阻噪聲模型，使電阻電子模型更加完善，使噪聲擬合的很好，且使電阻電子模型的仿真結果更接近實際測量數(shù)據(jù)，從而提高了電阻子電路模型的仿真結果的可信度。

附圖說明

圖1為現(xiàn)有技術中采用的電阻子電路模型(沒有調用原來的電阻固定模型)后，即沒有噪聲特性的仿真結果示意圖；其中，折線為不同電流下噪聲對頻率的測量數(shù)據(jù)，直線為相應仿真值

圖2為本發(fā)明實施例中電阻子電路噪聲模型結構具有噪聲特性的電阻子電路的示意圖，其中，噪聲源并聯(lián)到電阻兩端

圖3為本發(fā)明實施例中電阻子電路噪聲模型結構的建模方法流程示意圖

圖4為本發(fā)明實施例中采用帶有噪聲源的電阻子電路模型后的仿真結果示意圖，該電阻子電路模型噪聲特性和仿真測量數(shù)據(jù)擬合很好；其中，折線為不同電流下噪聲對頻率的測量數(shù)據(jù)，直線為相應仿真值

具體實施方式

體現(xiàn)本發(fā)明特征與優(yōu)點的實施例將在后段的說明中詳細敘述。應理解的是本發(fā)明能夠在不同的示例上具有各種的變化，其皆不脫離本發(fā)明的范圍，且其中的說明及圖示在本質上當作說明之用，而非用以限制本發(fā)明。

以下結合附圖，通過具體實施例對本發(fā)明的電阻子電路噪聲模型結構及其建模方法作進一步詳細說明。

由于現(xiàn)有技術中設計人員僅根據(jù)電阻器件模型建模時所需要滿足的電阻精度要求，將電阻器件模型轉換成電阻子電路的模型，沒有考慮電阻噪聲，雖然直流特性準確，造成頻率特性與實際測試數(shù)據(jù)不符的缺陷。在本發(fā)明的實施例中，本發(fā)明設計一種改進的電阻子電路噪聲模型結構，在電阻子電路中加入精確的電阻噪聲模型，使電阻模型更加完善，設計者電路仿真更接近實際測量數(shù)據(jù)。

請參閱圖2，圖2為本發(fā)明實施例中電阻子電路噪聲模型結構具有噪聲特性的電阻子電路的示意圖。如圖所示，該電阻子電路噪聲模型結構包括電阻子電路和并聯(lián)到電阻子電路的兩端的噪聲源，用于將電阻子電路的噪聲特性加入到電阻子電路模型中；其中，電阻子電路是根據(jù)電阻器件模型建模時所需要滿足的電阻精度要求形成；噪聲源噪聲值的大小和電阻子電路的長寬和流經(jīng)電阻子電路的電流與電阻子電路兩端所加的電壓頻率相關。

請參閱圖3，圖3為本發(fā)明實施例中電阻子電路噪聲模型結構的建模方法流程示意圖。如圖所示，該電阻子電路噪聲模型結構的建模方法，其包括：

步驟S1：根據(jù)電阻器件模型建模時所需要滿足的電阻精度要求，將電阻器件模型轉換成電阻子電路的形式。

步驟S2：將電阻子電路的噪聲特性加入到電阻子電路模型中；即將電阻子電路的兩端并一個噪聲源；其中，噪聲源噪聲值的大小和電阻子電路的長寬和流經(jīng)電阻子電路的電流與電阻子電路兩端所加的電壓頻率相關。

在本發(fā)明的實施例中，噪聲源噪聲的大小公式如下：

其中，kf，af，lf，wf，ef是可以根據(jù)噪聲源噪聲值的大小進行調整的參數(shù)，weff是電阻子電路的有效寬度，leff是電阻的有效長度，i(r1)是流經(jīng)電阻子電路的電流，hertz為電阻子電路上的兩端所加的電壓頻率值。

具體地，將上述噪聲源并聯(lián)到電阻的兩端，其大小用上述公式表示。

以40納米P型SAB多晶硅電阻模型為例，把上述噪聲源噪聲大小公式轉換成模型識別的格式：

noise＝'kf*pwr(abs(i(r1)),af)/(pwr(leff,lf)*pwr(weff,wf)*pwr(hertz,ef))'

那么整個改進后的電阻子電路模型的代碼表示可以如下：

有了上述電阻子電路模型后，就可以執(zhí)行仿真操作了，即執(zhí)行步驟S3：將具有預定電壓頻率值的電壓加載到電阻子電路上的兩端進行仿真運算。

請參閱圖4，圖4為本發(fā)明實施例中采用帶有噪聲源的電阻子電路模型后的仿真結果示意圖，該電阻子電路模型噪聲特性和仿真測量數(shù)據(jù)擬合很好；其中，折線為不同電流下噪聲對頻率的測量數(shù)據(jù)，直線為相應仿真值。

以上的僅為本發(fā)明的實施例，實施例并非用以限制本發(fā)明的專利保護范圍，因此凡是運用本發(fā)明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發(fā)明的保護范圍內。