本發(fā)明涉及一種輸入輸出擴(kuò)展器，且特別涉及一種計(jì)算機(jī)系統(tǒng)的輸入輸出擴(kuò)展器。

背景技術(shù)：

計(jì)算機(jī)系統(tǒng)(例如桌上型計(jì)算機(jī)、筆記型計(jì)算機(jī)或平板計(jì)算機(jī))皆需要通過(guò)總線(xiàn)來(lái)與外圍裝置/設(shè)備進(jìn)行通信以傳輸數(shù)據(jù)。隨著串行通信(Serial communication)技術(shù)的快速發(fā)展，外圍組件快速互連(peripheral component interconnect Express，PCIE)標(biāo)準(zhǔn)以及外圍組件互連(peripheral component interconnection，PCI)標(biāo)準(zhǔn)，為常用的外圍設(shè)備傳輸接口。

但目前這些計(jì)算機(jī)系統(tǒng)的外圍設(shè)備接口數(shù)量有限，且當(dāng)連接一個(gè)低速設(shè)備時(shí)會(huì)對(duì)帶寬造成一定浪費(fèi)，所以需要一個(gè)優(yōu)化的方案解決上述問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種輸入輸出擴(kuò)展器。該輸入輸出擴(kuò)展器包括符合快速外圍組件互連標(biāo)準(zhǔn)的一上行端口、耦接于該上行端口的一跨總線(xiàn)控制模塊，以及一第一擴(kuò)展模塊。該第一擴(kuò)展模塊包括一連接單元、多個(gè)裝置以及一橋接器。該連接單元耦接于該跨總線(xiàn)控制模塊。該等裝置耦接于該連接單元，其中該等裝置符合外圍組件互連標(biāo)準(zhǔn)。該橋接器耦接于該連接單元以及該等裝置之間。該跨總線(xiàn)控制模塊根據(jù)來(lái)自該上行端口的一配置信息，指派該第一擴(kuò)展模塊的該連接單元為一虛擬下行端口。該配置信息包括一分級(jí)拓?fù)浣Y(jié)構(gòu)。

再者，本發(fā)明提供一種計(jì)算機(jī)系統(tǒng)。該計(jì)算機(jī)系統(tǒng)包括一處理器、一芯片組以及一輸入輸出擴(kuò)展器。該芯片組耦接于該處理器，包括符合快速外圍組件互連標(biāo)準(zhǔn)的一根復(fù)合體。該輸入輸出擴(kuò)展器包括一上行端口、一跨總線(xiàn)控制模塊以及一第一擴(kuò)展模塊。該上行端口耦接于該芯片組的該根復(fù)合體。該跨總線(xiàn)控制模塊耦接于該上行端口。該第一擴(kuò)展模塊包括一連接單元、多個(gè)裝置以及一橋接器。該連接單元耦接于該跨總線(xiàn)控制模塊。該等裝置耦接于該連接單元，其中該等裝置符合外圍組件互連標(biāo)準(zhǔn)。該橋接器耦接于該連接單元以及該等裝置之間。該跨總線(xiàn)控制模塊根據(jù)經(jīng)由該上行端口來(lái)自該芯片組的一配置信息，指派該第一擴(kuò)展模塊的該連接單元為一虛擬下行端口。該配置信息包括一分級(jí)拓?fù)浣Y(jié)構(gòu)，以及該處理器根據(jù)該分級(jí)拓?fù)浣Y(jié)構(gòu)與該等裝置進(jìn)行數(shù)據(jù)傳送。

再者，本發(fā)明提供一種配置方法，適用于一輸入輸出擴(kuò)展器。當(dāng)該輸入輸出擴(kuò)展器的一上行端口耦接于一芯片組的一根復(fù)合體時(shí)，根據(jù)來(lái)自該芯片組的一配置信息對(duì)該上行端口進(jìn)行配置，以便指派該上行端口的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼，其中該上行端口符合外圍組件快速互連標(biāo)準(zhǔn)(PCIe，Peripheral Component Interconnect Express)。在配置該上行端口之后，根據(jù)該配置信息，指派該輸入輸出擴(kuò)展器的一第一擴(kuò)展模塊的一連接單元為一虛擬下行端口，并對(duì)該虛擬下行端口進(jìn)行配置，以便指派該虛擬下行端口的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼，其中該第一擴(kuò)展模塊還包括多個(gè)裝置以及耦接于該連接單元以及該等裝置之間的一橋接器，其中該等裝置支持外圍組件互連標(biāo)準(zhǔn)。在配置該虛擬下行端口之后，根據(jù)該配置信息，對(duì)該橋接器進(jìn)行配置，以便指派該橋接器的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼。在配置該橋接器之后，根據(jù)該配置信息，對(duì)該等裝置進(jìn)行配置，以便指派該等裝置的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼。

附圖說(shuō)明

圖1是顯示根據(jù)本發(fā)明一實(shí)施例所述的計(jì)算機(jī)系統(tǒng)；

圖2是顯示根據(jù)本發(fā)明一實(shí)施例所述的圖1中輸入輸出擴(kuò)展器的示意圖；

圖3是顯示根據(jù)本發(fā)明一實(shí)施例所述的電子裝置對(duì)輸入輸出擴(kuò)展器的軟件拓?fù)渑渲檬疽鈭D；以及

圖4是顯示根據(jù)本發(fā)明一實(shí)施例所述的計(jì)算機(jī)系統(tǒng)中輸入輸出擴(kuò)展器的配置方法。

具體實(shí)施方式

為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下：

圖1是顯示根據(jù)本發(fā)明一實(shí)施例所述的計(jì)算機(jī)系統(tǒng)100。計(jì)算機(jī)系統(tǒng)100包括處理器110、芯片組(chipset)120、多個(gè)輸入輸出(IO)裝置140_1-140_n、輸入輸出擴(kuò)展器150以及多個(gè)輸入輸出裝置160_1-160_m。在部分實(shí)施例中，處理器110可以是中央處理單元(CPU)。此外，輸入輸出裝置140_1-140_n以及輸入輸出裝置160_1-160_m為符合外圍組件快速互連(peripheral component interconnect Express，PCIE)標(biāo)準(zhǔn)的端點(diǎn)裝置。輸入輸出裝置140_1-140_n以及輸入輸出擴(kuò)展器150耦接于芯片組120的根復(fù)合體(root complex)130，而輸入輸出裝置160_1-160_m耦接于輸入輸出擴(kuò)展器150。在此實(shí)施例中，通過(guò)輸入輸出擴(kuò)展器150，芯片組120的根復(fù)合體130可耦接至更多的端點(diǎn)裝置。于是，處理器110可通過(guò)芯片組120與輸入輸出裝置140_1-140_n以及輸入輸出裝置160_1-160_m進(jìn)行通信，以傳輸數(shù)據(jù)。

圖2是顯示根據(jù)本發(fā)明一實(shí)施例所述的圖1中輸入輸出擴(kuò)展器150的示意圖。輸入輸出擴(kuò)展器150包括上行端口210、跨總線(xiàn)(cross bus)控制模塊220、第一擴(kuò)展模塊250以及第二擴(kuò)展模塊230。同時(shí)參考圖1與圖2，輸入輸出擴(kuò)展器150經(jīng)由上行端口210而耦接于芯片組120的根復(fù)合體130，其中上行端口210符合PCIE標(biāo)準(zhǔn)。跨總線(xiàn)控制模塊220耦接于上行端口210、同時(shí)耦接于第一擴(kuò)展模塊250以及第二擴(kuò)展模塊230。在此實(shí)施例中，跨總線(xiàn)控制模塊220可在上行端口210、第二擴(kuò)展模塊230以及第一擴(kuò)展模塊250之間高速且低延遲地傳送數(shù)據(jù)。第二擴(kuò)展模塊230包括多個(gè)下行端口240-_1-240_m，其中每一下行端口240-_1-240_m符合PCIE標(biāo)準(zhǔn)的物理下行端口。在此實(shí)施例中，物理下行端口240-_1-240_m分別經(jīng)由所對(duì)應(yīng)的總線(xiàn)235-_1-235_m而耦接至跨總線(xiàn)控制模塊220。例如，下行端口240-_1經(jīng)由總線(xiàn)235-_1而耦接至跨總線(xiàn)控制模塊220、下行端口240-_2經(jīng)由總線(xiàn)235-_2而耦接至跨總線(xiàn)控制模塊220，以此類(lèi)推。此外，每一下行端口240-_1-240_m可耦接于PCIE端點(diǎn)裝置，例如圖1中的裝置160-_1-160_m。在部分實(shí)施例中，第二擴(kuò)展模塊230可以是PCIE交換器(switch)。

在圖2中，第一擴(kuò)展模塊250包括連接單元260、橋接器270、流量控制(traffic control)模塊280以及多個(gè)裝置290-_1-290_x。連接單元260經(jīng)由總線(xiàn)255而耦接至跨總線(xiàn)控制模塊220。對(duì)跨總線(xiàn)控制模塊220而言，相較于下行端口240-_1-240_m，連接單元260可視為虛擬下行端口。具體而言，下行端口240-_1-240_m以及虛擬下行端口260可與跨總線(xiàn)控制模塊220進(jìn)行PCIE數(shù)據(jù)的傳送。此外，橋接器270經(jīng)由總線(xiàn)265而耦接至虛擬下行端口260。在此實(shí)施例中，橋接器270為PCIE對(duì)PCI(PCIE to PCI)橋接器。橋接器270可將來(lái)自虛擬下行端口260的PCIE數(shù)據(jù)轉(zhuǎn)換成PCI數(shù)據(jù)，并傳送PCI數(shù)據(jù)至流量控制模塊280。同時(shí)地，橋接器270也可將來(lái)自流量控制模塊280的PCI數(shù)據(jù)轉(zhuǎn)換成PCIE數(shù)據(jù)，并傳送PCIE數(shù)據(jù)至虛擬下行端口260。流量控制模塊280經(jīng)由總線(xiàn)275而耦接至橋接器270。裝置290-_1-290_x分別經(jīng)由所對(duì)應(yīng)的總線(xiàn)285-_1-285_x而耦接至流量控制模塊280。例如，裝置290-_1經(jīng)由總線(xiàn)285-_1而耦接至流量控制模塊280、裝置290-_2經(jīng)由總線(xiàn)285-_2而耦接至流量控制模塊280，以此類(lèi)推。值得注意的是，每一裝置290-_1-290_x為PCI裝置，以及PCI裝置可以是串行先進(jìn)附件(Serial Advanced Technology Attachment，SATA)裝置、通用串行總線(xiàn)(Universal Serial Bus，USB)裝置或是GNIC千兆網(wǎng)卡(gigabit NIC，gigabit network interface card)裝置。在此實(shí)施例中，根據(jù)來(lái)自橋接器270的PCI數(shù)據(jù)中的C2P(CPU to PCI)信息，流量控制模塊280可將該P(yáng)CI數(shù)據(jù)傳送至裝置290-_1-290_x中的目的裝置。再者，根據(jù)來(lái)自裝置290-_1-290_x的PCI數(shù)據(jù)中的P2C(PCI to CPU)信息，流量控制模塊280會(huì)對(duì)裝置290-_1-290_x所提供的PCI數(shù)據(jù)進(jìn)行仲裁，并根據(jù)仲裁結(jié)果而傳送至流量控制模塊280。在此實(shí)施例中，裝置290-_1-290_x設(shè)置在輸入輸出擴(kuò)展器150內(nèi)部的裝置。在此實(shí)施例中，由于第一擴(kuò)展模塊250以及第二擴(kuò)展模塊230整合在輸入輸出擴(kuò)展器150內(nèi)，所以輸入輸出擴(kuò)展器150能相容于PCI/PCIE協(xié)議，并可應(yīng)用在x86系統(tǒng)內(nèi)。此外，裝置290-_1-290_x的數(shù)量是大于物理下行端口240-_1-240_m的數(shù)量，即x>m。在部分實(shí)施例中，x為32，而m為8。

參考回圖1，當(dāng)計(jì)算機(jī)系統(tǒng)100啟動(dòng)時(shí)，處理器110會(huì)通過(guò)芯片組120對(duì)計(jì)算機(jī)系統(tǒng)100內(nèi)的裝置及連接端口進(jìn)行配置。計(jì)算機(jī)系統(tǒng)100內(nèi)的裝置及連接端口通過(guò)軟件程序以分級(jí)拓?fù)浣Y(jié)構(gòu)(hierarchical topolopy)來(lái)進(jìn)行配置，即使用多層的總線(xiàn)架構(gòu)來(lái)對(duì)各裝置及連接端口進(jìn)行檢測(cè)和/或資源指派。在分級(jí)拓?fù)淠Ｊ较?，?jì)算機(jī)系統(tǒng)100中裝置、連接端口和總線(xiàn)會(huì)進(jìn)行定義和編號(hào)，例如總線(xiàn)號(hào)碼、裝置號(hào)碼和功能號(hào)碼等。

圖3是顯示根據(jù)本發(fā)明一實(shí)施例所述的電子裝置對(duì)輸入輸出擴(kuò)展器的軟件拓?fù)渑渲檬疽鈭D。同時(shí)參考圖2與圖3，首先，在執(zhí)行配置程序時(shí)，處理器110會(huì)通過(guò)芯片組120對(duì)耦接于根復(fù)合體130以及上行端口210之間的總線(xiàn)進(jìn)行配置，以便指派一特定號(hào)碼例如BusX，給根復(fù)合體130以及上行端口210之間的總線(xiàn)。此外，處理器110會(huì)通過(guò)芯片組120對(duì)上行端口210進(jìn)行配置，以便將上行端口210的裝置號(hào)碼指派為D0，并將功能號(hào)碼指派為F0。在此實(shí)施例中，裝置號(hào)碼以及功能號(hào)碼的內(nèi)容值(例如F0、D0)僅是個(gè)例子，并非用以限定本發(fā)明。接著，處理器110會(huì)通過(guò)芯片組120對(duì)耦接于上行端口210的同位體(peers)進(jìn)行配置，以便指派相同的總線(xiàn)號(hào)碼給所對(duì)應(yīng)的總線(xiàn)。例如，在此實(shí)施例中，對(duì)上行端口210而言，跨總線(xiàn)控制模塊220、物理下行端口240-_1-240_m以及虛擬下行端口260為同位體。因此，上行端口210以及跨總線(xiàn)控制模塊220之間的總線(xiàn)215、跨總線(xiàn)控制模塊220以及物理下行端口240-_1-240_m之間的總線(xiàn)235-_1-235_m以及跨總線(xiàn)控制模塊220以及虛擬下行端口260之間的總線(xiàn)255的總線(xiàn)號(hào)碼會(huì)被指派為BusX+1。值得注意的是，對(duì)應(yīng)于總線(xiàn)號(hào)碼BusX+1的總線(xiàn)例如總線(xiàn)215、235-_1-235_m以及255，對(duì)應(yīng)于總線(xiàn)號(hào)碼BusX的總線(xiàn)的次級(jí)(subordinate)總線(xiàn)。此外，處理器110會(huì)通過(guò)芯片組120對(duì)跨總線(xiàn)控制模塊220進(jìn)行配置，以便將跨總線(xiàn)控制模塊220的裝置號(hào)碼指派為D0，并將功能號(hào)碼指派為F0。在此實(shí)施例中，跨總線(xiàn)控制模塊220以及上行端口210具有相同的裝置號(hào)碼以及功能號(hào)碼。再者，處理器110會(huì)通過(guò)芯片組120對(duì)物理下行端口240-_1-240_m進(jìn)行配置，以便將物理下行端口240-_1-240_m的裝置號(hào)碼分別指派為D1-Dm，并將功能號(hào)碼指派為F0。此外，處理器110會(huì)通過(guò)芯片組120對(duì)虛擬下行端口260進(jìn)行配置，以便將虛擬下行端口260的裝置號(hào)碼指派為Dm+1，并將功能號(hào)碼指派為F0。接著，處理器110會(huì)通過(guò)芯片組120對(duì)耦接于虛擬下行端口260以及橋接器270之間的總線(xiàn)265進(jìn)行配置，以便將總線(xiàn)265的總線(xiàn)號(hào)碼指派為BusX+2。相似地，對(duì)應(yīng)于總線(xiàn)號(hào)碼BusX+2的總線(xiàn)265對(duì)應(yīng)于總線(xiàn)號(hào)碼BusX的總線(xiàn)的次級(jí)總線(xiàn)。此外，處理器110會(huì)通過(guò)芯片組120對(duì)橋接器270進(jìn)行配置，以便將橋接器270的裝置號(hào)碼指派為D0，并將功能號(hào)碼指派為F0。接著，處理器110會(huì)通過(guò)芯片組120對(duì)耦接于橋接器270的同位體(即裝置290-_1-290_x)進(jìn)行配置，以便指派相同的總線(xiàn)號(hào)碼給所對(duì)應(yīng)的總線(xiàn)。因此，橋接器270以及裝置290-_1-290_x之間的總線(xiàn)285-_1-285_x會(huì)指派為BusX+3。相似地，對(duì)應(yīng)于總線(xiàn)號(hào)碼BusX+3的總線(xiàn)(例如總線(xiàn)285-_1-285_x)對(duì)應(yīng)于總線(xiàn)號(hào)碼BusX+2的總線(xiàn)的次級(jí)總線(xiàn)。此外，處理器110會(huì)通過(guò)芯片組120對(duì)裝置290-_1-290_x進(jìn)行配置，例如將裝置290-_1-290_x進(jìn)行裝置號(hào)碼和功能號(hào)碼的指派。在配置完成之后，處理器110便可與計(jì)算機(jī)系統(tǒng)的各裝置進(jìn)行通信，以執(zhí)行相對(duì)應(yīng)的功能。此外，當(dāng)圖1的裝置160-_1-160_m耦接于物理下行端口240_1-240-m時(shí)，第一擴(kuò)展模塊250內(nèi)的裝置290_1-290-k可通過(guò)跨總線(xiàn)控制模塊220以及物理下行端口240_1-240-m而與裝置160-_1-160_m進(jìn)行通信。在部分實(shí)施例中，耦接于裝置290_1-290-k以及橋接器270之間的流量控制模塊280可控制對(duì)應(yīng)于總線(xiàn)號(hào)碼BusX+3的總線(xiàn)。

圖4是顯示根據(jù)本發(fā)明一實(shí)施例所述的計(jì)算機(jī)系統(tǒng)中輸入輸出擴(kuò)展器的配置方法，其中計(jì)算機(jī)系統(tǒng)包括處理器、輸入輸出擴(kuò)展器以及耦接于處理器與輸入輸出擴(kuò)展器之間的芯片組。同時(shí)參考圖3與圖4，首先，在步驟S410，當(dāng)輸入輸出擴(kuò)展器150的上行端口210耦接于芯片組120的根復(fù)合體130時(shí)，根據(jù)來(lái)自芯片組120的配置信息CONF對(duì)上行端口210進(jìn)行配置，其中，配置信息CONF，可以通過(guò)例如圖2中的總線(xiàn)215在上行端口210和跨總線(xiàn)控制模塊220之間傳輸，以便指派上行端口210的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼。配置信息CONF包括分級(jí)拓?fù)浣Y(jié)構(gòu)。接著，在步驟S420，根據(jù)配置信息CONF對(duì)上行端口210的下行裝置進(jìn)行配置。例如，指派輸入輸出擴(kuò)展器的連接單元為虛擬下行端口260，并對(duì)虛擬下行端口260進(jìn)行配置，以便指派虛擬下行端口260的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼。同時(shí)地，虛擬下行端口260的同位體亦會(huì)被指派。例如，對(duì)物理下行端口240_1-240_m進(jìn)行配置，以便分別指派物理下行端口240_1-240_m的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼。在此實(shí)施例中，每一物理下行端口240_1-240_m、虛擬下行端口260以及跨總線(xiàn)控制模塊220具有各自的裝置號(hào)碼。此外，物理下行端口240_1-240_m、虛擬下行端口260以及跨總線(xiàn)控制模塊220具有相同的總線(xiàn)號(hào)碼(例如BusX+1)。在部分實(shí)施例中，若輸入輸出擴(kuò)展器150僅支持PCIE規(guī)格，則第一擴(kuò)展模塊250會(huì)被禁能(disable)，以及配置信息CONF的分級(jí)拓?fù)浣Y(jié)構(gòu)僅包括第二擴(kuò)展模塊230。此外，在部分實(shí)施例中，若輸入輸出擴(kuò)展器150僅支持PCI規(guī)格，則第二擴(kuò)展模塊230會(huì)被禁能，以及配置信息CONF的分級(jí)拓?fù)浣Y(jié)構(gòu)僅包括第一擴(kuò)展模塊250。接著，在步驟S430，根據(jù)配置信息CONF對(duì)橋接器270進(jìn)行配置，以便指派橋接器270的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼。接著，在步驟S440，根據(jù)配置信息CONF對(duì)裝置290_1-290_x進(jìn)行配置，以便指派每一裝置290_1-290_x的裝置號(hào)碼、功能號(hào)碼以及總線(xiàn)號(hào)碼。在完成配置之后，處理器110便可根據(jù)分級(jí)拓?fù)浣Y(jié)構(gòu)執(zhí)行相關(guān)程序。

雖然本發(fā)明已以?xún)?yōu)選實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求書(shū)界定范圍為準(zhǔn)。