本申請(qǐng)要求于2016年5月4日提交的法國(guó)專利申請(qǐng)?zhí)?6/54082的優(yōu)先權(quán)權(quán)益，在此將其內(nèi)容通過(guò)引用的方式在法律可允許的最大范圍上整體并入。

本公開(kāi)內(nèi)容大體涉及電子電路，并且更具體地涉及在電路或電子設(shè)備中可使用的電路或電子功能。本說(shuō)明書的電子電路和功能的應(yīng)用的示例是隨機(jī)數(shù)生成器的形成。應(yīng)用的另一示例是例如用于生成唯一標(biāo)識(shí)符或唯一加密密鑰的物理不可克隆函數(shù)(puf)的形成。本公開(kāi)內(nèi)容更具體地涉及在諸如加密、認(rèn)證等等的安全應(yīng)用中的隨機(jī)數(shù)生成器。

背景技術(shù)：

在許多應(yīng)用中，處理單元使用隨機(jī)生成的數(shù)，處理單元例如微控制器的中央處理單元(cpu)。

隨機(jī)數(shù)生成電路使用可以具有除了隨機(jī)數(shù)生成之外的其他應(yīng)用的各種電路或子集。具體地，隨機(jī)數(shù)生成器使用振蕩器、多路復(fù)用器和類似類型的電路，盡管它們?cè)陔S機(jī)數(shù)生成中尤其有利，但是其不限于這樣的應(yīng)用。

本發(fā)明所應(yīng)用到的數(shù)生成器基于彼此環(huán)回的延遲線的使用。

存在改進(jìn)供應(yīng)物理不可克隆函數(shù)的隨機(jī)數(shù)生成器或電路的需求。

更一般地，存在改進(jìn)不僅在隨機(jī)數(shù)或可重現(xiàn)數(shù)的生成應(yīng)用中可使用而且在類似問(wèn)題被提出的其他應(yīng)用中可使用的邏輯電子功能的需求。

技術(shù)實(shí)現(xiàn)要素：

實(shí)施例克服用于生成隨機(jī)數(shù)或針對(duì)唯一標(biāo)識(shí)符、加密密鑰等等的物理功能的常見(jiàn)解決方案的缺點(diǎn)中的全部或部分。

根據(jù)本公開(kāi)內(nèi)容的一方面的實(shí)施例提供一種電路，該電路具有出于隨機(jī)數(shù)或不可克隆數(shù)的生成的目的而能夠被建模以形成大量振蕩的生成的行為。

根據(jù)該方面的實(shí)施例提供一種具有能夠被驗(yàn)證的行為的生成器。

根據(jù)該方面的實(shí)施例提供與給定電子技術(shù)的標(biāo)準(zhǔn)單元的使用兼容的解決方案。

根據(jù)本公開(kāi)內(nèi)容的另一方面的實(shí)施例提供一種對(duì)稱多路復(fù)用器結(jié)構(gòu)，其在用于傳導(dǎo)上升沿的時(shí)間和用于傳導(dǎo)下降沿的時(shí)間上具有類似的行為。

根據(jù)本公開(kāi)內(nèi)容的該另一方面的實(shí)施例提供一種與常見(jiàn)多路復(fù)用器結(jié)構(gòu)兼容的多路復(fù)用器結(jié)構(gòu)。

根據(jù)本公開(kāi)內(nèi)容的又一方面的實(shí)施例提供一種噪聲信號(hào)狀態(tài)切換(振蕩)的計(jì)數(shù)器。

根據(jù)本公開(kāi)內(nèi)容的該又一方面的實(shí)施例提供更具體地適于振蕩生成器的計(jì)數(shù)的解決方案。

因此，第一方面的實(shí)施例提供一種用于生成大量振蕩的電路，包括：

第一分支，第一分支包括在上升沿上和在下降沿上引入對(duì)稱延遲的至少一個(gè)延遲線以及在上升沿上和在下降沿上引入不同延遲的至少一個(gè)非對(duì)稱延遲元件；

第二分支，第二分支在第一分支上被環(huán)回并且包括在上升沿上和在下降沿上引入對(duì)稱延遲的至少一個(gè)延遲線。

根據(jù)該第一方面的實(shí)施例，第二分支還包括在上升沿上和在下降沿上引入不同延遲的至少一個(gè)非對(duì)稱延遲元件。

根據(jù)該第一方面的實(shí)施例，將分支的相應(yīng)輸出與控制信號(hào)進(jìn)行組合的nand型門被插入在每個(gè)分支的相應(yīng)輸出與另一分支的輸入之間。

根據(jù)該第一方面的實(shí)施例，延遲線由邏輯元件形成，從而得到具有相同的上升時(shí)間和下降時(shí)間的單輸入非反相功能。

根據(jù)該第一方面的實(shí)施例，延遲線由非反相邏輯電路形成。

根據(jù)該第一方面的實(shí)施例，每個(gè)延遲元件由邏輯功能形成，該邏輯功能能夠被縮減為僅僅取決于單個(gè)輸入并且具有不同的上升時(shí)間和下降時(shí)間的非反相功能。

根據(jù)該第一方面的實(shí)施例，分支還包括在上升沿上和在下降沿上引入對(duì)稱延遲的第二延遲線，該第二延遲線被并聯(lián)連接在所涉及的分支的延遲元件上。

實(shí)施例還提供一種數(shù)生成器，包括：

用于生成大量振蕩的至少一個(gè)電路；以及

由所述電路生成的振蕩的數(shù)量的至少一個(gè)計(jì)數(shù)器。

根據(jù)實(shí)施例，所述電路被配置為生成隨機(jī)數(shù)量的振蕩。

實(shí)施例還提供一種電子設(shè)備，包括被配置為生成可重現(xiàn)數(shù)的至少一個(gè)數(shù)生成器。

第二方面的實(shí)施例提供一種邏輯二對(duì)一多路復(fù)用器，包括：

兩個(gè)輸入端子；

一個(gè)輸出端子；

控制端子；以及

多組四個(gè)串聯(lián)連接的單元二對(duì)一多路復(fù)用器，第一單元多路復(fù)用器的輸入被連接到輸入端子，最后一個(gè)單元多路復(fù)用器的輸出被連接到輸出端子，并且其他單元多路復(fù)用器的相應(yīng)輸入以串聯(lián)關(guān)聯(lián)被相互連接到先前多路復(fù)用器的輸出，單元多路復(fù)用器中的一半相對(duì)于另一半被相反地控制。

根據(jù)該第二方面的實(shí)施例，單元多路復(fù)用器是反相多路復(fù)用器。

根據(jù)該第二方面的實(shí)施例，所有單元多路復(fù)用器是相同的。

根據(jù)該第二方面的實(shí)施例，多路復(fù)用器中的一半多路復(fù)用器的控制輸入被連接到所述控制端子。

根據(jù)該第二方面的實(shí)施例，多路復(fù)用器中的另一半多路復(fù)用器的控制輸入被連接到具有被連接到所述控制端子的輸入的多路復(fù)用器的輸出。

實(shí)施例還提供一種四對(duì)一多路復(fù)用器，其包括三個(gè)二對(duì)一多路復(fù)用器。

實(shí)施例還提供一種數(shù)生成電路，包括諸如上文的至少一個(gè)多路復(fù)用器。

第三方面的實(shí)施例提供一種用于對(duì)脈沖進(jìn)行計(jì)數(shù)的電路，該脈沖由具有至少兩個(gè)反相的脈沖信號(hào)供應(yīng)端子的電路供應(yīng)，該電路包括：

第一脈沖信號(hào)的脈沖的第一計(jì)數(shù)器，該第一計(jì)數(shù)器供應(yīng)第一計(jì)數(shù)；

第二脈沖信號(hào)的脈沖的第二計(jì)數(shù)器，該第二計(jì)數(shù)器供應(yīng)第二計(jì)數(shù)；以及

用于選擇計(jì)數(shù)中的一個(gè)計(jì)數(shù)的元件。

根據(jù)該第三方面的實(shí)施例，選擇元件除了接收由計(jì)數(shù)器供應(yīng)的計(jì)數(shù)之外還接收所述脈沖信號(hào)。

根據(jù)該第三方面的實(shí)施例，選擇元件考慮脈沖信號(hào)中的一個(gè)脈沖信號(hào)的脈沖的消失。

根據(jù)該第三方面的實(shí)施例，所選擇的計(jì)數(shù)是具有首先停止的脈沖信號(hào)的計(jì)數(shù)器的計(jì)數(shù)。

根據(jù)該第三方面的實(shí)施例，所選擇的計(jì)數(shù)是具有最后停止的脈沖信號(hào)的計(jì)數(shù)器的計(jì)數(shù)。

根據(jù)該第三方面的實(shí)施例，所選擇的計(jì)數(shù)是：

當(dāng)兩個(gè)計(jì)數(shù)具有相同奇偶性時(shí)具有最高計(jì)數(shù)的計(jì)數(shù)器的計(jì)數(shù)；或者

當(dāng)該計(jì)數(shù)是偶數(shù)時(shí)具有最高計(jì)數(shù)的計(jì)數(shù)器的計(jì)數(shù)并且當(dāng)計(jì)數(shù)是奇數(shù)時(shí)具有最低計(jì)數(shù)的計(jì)數(shù)器的計(jì)數(shù)。

根據(jù)該第三方面的實(shí)施例，選擇電路供應(yīng)所選擇的計(jì)數(shù)的最低有效位。

根據(jù)該第三方面的實(shí)施例，脈沖由振蕩生成器的彼此環(huán)回的兩個(gè)延遲線供應(yīng)。

根據(jù)該第三方面的實(shí)施例，脈沖計(jì)數(shù)電路還包括在每個(gè)計(jì)數(shù)器的上游的脈沖整形電路。

根據(jù)該第三方面的實(shí)施例，整形電路包括觸發(fā)器，該觸發(fā)器具有在跨越延遲元件之后在初始化或重置(rn)輸入上環(huán)回的輸出。

根據(jù)該第三方面的實(shí)施例，由延遲元件引入的延遲大于觸發(fā)器用于考慮脈沖的最小時(shí)間。

實(shí)施例還提供一種數(shù)生成電路，包括至少一個(gè)脈沖計(jì)數(shù)電路。

將結(jié)合附圖在具體實(shí)施例的以下非限制性描述中詳細(xì)討論前述和其他特征和優(yōu)點(diǎn)。

附圖說(shuō)明

圖1以框的形式示意性地示出了所描述的實(shí)施例所應(yīng)用到的類型的電子電路的實(shí)施例；

圖2示出用于生成用于隨機(jī)數(shù)或不可克隆數(shù)的生成器的大量振蕩的電路的示例；

圖3a、圖3b、圖3c、圖3d和圖3e以時(shí)序圖的形式圖示大量振蕩的生成器的操作的新解釋；

圖4示出振蕩生成器的實(shí)施例；

圖5以框的形式示意性地示出大量振蕩的生成器的備選實(shí)施例；

圖6示意性地示出了用于大量振蕩的生成器的延遲線的實(shí)施例；

圖7示意性地示出二對(duì)一對(duì)稱多路復(fù)用器電路的實(shí)施例；

圖8示出四對(duì)一對(duì)稱多路復(fù)用器電路的實(shí)施例；

圖9示出基于大量振蕩的生成器的隨機(jī)數(shù)生成器的實(shí)施例；

圖10示出脈沖信號(hào)整形電路的實(shí)施例；以及

圖11a、圖11b、圖11c和圖11d以時(shí)序圖的形式圖示圖10的整形電路的操作。

具體實(shí)施方式

在不同附圖中已經(jīng)利用相同的參考標(biāo)記來(lái)指代相同的元件。具體地，不同的實(shí)施例所共有的結(jié)構(gòu)和/或功能元件可以利用相同的參考標(biāo)記來(lái)指代并且可以具有相同的結(jié)構(gòu)屬性、尺寸屬性和材料屬性。為清楚起見(jiàn)，已經(jīng)示出并將詳細(xì)描述僅僅對(duì)于所描述的實(shí)施例的理解有用的那些步驟和元件。具體地，尚未詳細(xì)描述對(duì)所生成的數(shù)(隨機(jī)的或不可克隆的)的使用和集成所描述的生成器的電路的應(yīng)用，所描述的實(shí)施例與當(dāng)前使用和應(yīng)用兼容。任意地，邏輯信號(hào)的高電平狀態(tài)被指定為1并且它的低電平狀態(tài)被指定為0。當(dāng)對(duì)術(shù)語(yǔ)“約”、“大致”、或者“大約”進(jìn)行引用時(shí)，這意味著在10％以內(nèi)，優(yōu)選地意味著在5％以內(nèi)。

在下文中關(guān)于隨機(jī)數(shù)量的振蕩的生成器的示例來(lái)描述本公開(kāi)內(nèi)容的數(shù)生成器。除非另行指示，否則在下文中描述的全部?jī)?nèi)容應(yīng)用于針對(duì)不可克隆物理函數(shù)的大量振蕩的生成器。

圖1正是示意性地示出將描述的實(shí)施例所應(yīng)用到的類型的電子電路1。

電路1包括：

計(jì)算或處理實(shí)體12(pu)，例如狀態(tài)機(jī)、微處理器、可編程邏輯電路等等；

一個(gè)或多個(gè)易失性存儲(chǔ)區(qū)和/或非易失性存儲(chǔ)區(qū)14(mem)，其用于存儲(chǔ)數(shù)據(jù)和密鑰中的全部或部分；

一個(gè)或多個(gè)電路16，其實(shí)現(xiàn)與電路1旨在用于的應(yīng)用相關(guān)的各種功能(fct)，例如加密處理器、生物識(shí)別傳感器控制電路等等；

在電路1內(nèi)部的不同元件之間的一個(gè)或多個(gè)數(shù)據(jù)總線、地址總線和/或控制總線17和用于與電路1的外部通信的輸入輸出接口19(i/o)；以及

一個(gè)或多個(gè)隨機(jī)數(shù)生成電路2(rng)。

圖2示出用于生成用于隨機(jī)數(shù)生成器的大量振蕩的常見(jiàn)生成器10的電氣圖的示例。

生成器10基于彼此環(huán)回的兩個(gè)延遲線，每個(gè)延遲線由串聯(lián)連接的延遲元件形成，每個(gè)延遲元件返回處于相同狀態(tài)(1或0)的信號(hào)作為它的輸入。每個(gè)鏈的延遲元件的數(shù)量可以是不同的或相同的。在示出的示例中，第一線11包括在第一nand型邏輯門13的輸出端子131與第二nand型邏輯門15的第一輸入端子153之間的四個(gè)串聯(lián)連接的延遲元件111、112、113和114。第二線17包括在第二門15的輸出端子151與第一門13的第一輸入133之間的三個(gè)串聯(lián)連接的延遲元件171、172和173。邏輯門13和15的第二相應(yīng)輸入135和155形成旨在接收(用于啟動(dòng)數(shù)的生成的)相同的控制信號(hào)ctrl的輸入端子。決定隨機(jī)數(shù)的振蕩的數(shù)量例如在第一線的輸出上被采樣，即在門15的第一輸入153上被采樣。作為變型，振蕩的數(shù)量在門13的輸入133上、在門13的輸出131處或在門15的輸出151處被采樣。

在由兩個(gè)線引入的延遲之間的差異決定在端子133和153處存在的信號(hào)的占空比。

理論上，只要信號(hào)ctrl處于狀態(tài)1，圖2的生成器就無(wú)限期地以占空比振蕩。在實(shí)踐中，在缺少噪聲但是其中延遲元件(邏輯門)具有不同的延遲(其最終充分地使振蕩器的占空比變形以停止)的情況下，生成器最終在固定數(shù)量的振蕩之后停止。在存在噪聲(抖動(dòng))的情況下，生成器最終停止，但是在具有可變值的振蕩的數(shù)量之后。因此，使振蕩器停止的事實(shí)本身不是問(wèn)題，但是相反問(wèn)題在于不能夠確定其將在哪個(gè)值(多少數(shù)量的振蕩)附近停止。實(shí)際上，為了使隨機(jī)數(shù)生成器恰當(dāng)?shù)夭僮?，其必須已?jīng)累積了足夠的噪聲，并且因此已經(jīng)累積了充分?jǐn)?shù)量的振蕩，使得當(dāng)計(jì)數(shù)器停止時(shí)振蕩的數(shù)量的計(jì)數(shù)的結(jié)果在其最低有效位或振蕩計(jì)數(shù)器的幾個(gè)(少于十個(gè))最低有效位的水平處提供足夠的隨機(jī)性。

以上描述的實(shí)施例從大量振蕩的生成器的行為的新分析而導(dǎo)出。

具體地，發(fā)明人已經(jīng)觀察到有可能將大量振蕩的生成器的行為與形成它的元件的固有可量化參數(shù)相關(guān)。

圖3a、圖3b、圖3c、圖3d和圖3e是圖示了圖2的電路的理論操作的時(shí)序圖。圖3a示出了信號(hào)ctrl的形狀的示例。圖3b圖示了門13的輸出131上存在的信號(hào)的形狀的對(duì)應(yīng)示例。圖3c圖示了第一線的輸出(門13的輸入133)上存在的信號(hào)的形狀的對(duì)應(yīng)示例。圖3d圖示門15的輸出151上存在的信號(hào)的形狀的對(duì)應(yīng)示例。圖3e圖示了第一線的輸出(門15的輸入153)上存在的信號(hào)的形狀的對(duì)應(yīng)示例。

由每個(gè)門和由每個(gè)延遲元件引入的延遲被假定為具有值tdu，對(duì)于所有元件和門是相同的。

當(dāng)信號(hào)ctrl處于狀態(tài)0時(shí)，輸出131和151總是處于狀態(tài)1。相應(yīng)地，線17和11的輸出133和153在狀態(tài)1處是穩(wěn)定的。

在時(shí)間t30處，信號(hào)ctrl被切換為狀態(tài)1以激活生成。在延遲tdu之后，輸出131和151在時(shí)間t31處切換為狀態(tài)0。線13和15分別在端子131和151處存在的信號(hào)的上升沿和下降沿上引入延遲4*tdu和3*tdu。相應(yīng)地，信號(hào)133在時(shí)間t31之后3*tdu的時(shí)間t32處切換為狀態(tài)1并且信號(hào)153在時(shí)間t31之后4*tdu的時(shí)間t33處切換為狀態(tài)1。

信號(hào)131和151之后分別以相對(duì)于時(shí)間t32和t33的延遲tdu切換為狀態(tài)1，以此類推。

當(dāng)振蕩停止時(shí)優(yōu)選在輸出153(或133)處的經(jīng)采樣的振蕩的數(shù)量是隨機(jī)的。

應(yīng)當(dāng)指出，該振蕩的數(shù)量可以在回路的任意點(diǎn)處被計(jì)數(shù)。

發(fā)明人考慮到，除了相位噪聲，導(dǎo)致使生成器停止的因素之一尤其源自于在信號(hào)的上升時(shí)間與下降時(shí)間之間的不平衡，即在由延遲元件或門從狀態(tài)1切換為狀態(tài)0所花費(fèi)的時(shí)間與從狀態(tài)0切換為狀態(tài)1所花費(fèi)的時(shí)間之間的不平衡。實(shí)際上，在生成器的分支(延遲線加nand門)的上升時(shí)間與下降時(shí)間之間的延遲導(dǎo)致?tīng)顟B(tài)的持續(xù)時(shí)間變得比由延遲線的元件引入的延遲短的時(shí)間出現(xiàn)。

問(wèn)題在于該“時(shí)間”是線中的延遲元件的數(shù)量(時(shí)間偏移的累積)的函數(shù)。然而，將期望在其結(jié)束時(shí)生成器停止的持續(xù)時(shí)間是可控制的，從而在新電路的設(shè)計(jì)上，能夠確保在生成器的停止之前的振蕩的數(shù)量是充分的。

采用與圖2的示例中相同的符號(hào)，以下符號(hào)將被使用：

t1n，輸出131的信號(hào)的排序n的(上升或下降)沿的時(shí)間；

t2n，輸出151的信號(hào)的排序n的(上升或下降)沿的時(shí)間；

l1n，輸出131的信號(hào)的排序n的低電平的持續(xù)時(shí)間(該持續(xù)時(shí)間被鏈接到由第二線17加第一門13引入的延遲)；

h2n，輸出151的信號(hào)的排序n的高電平的持續(xù)時(shí)間(該持續(xù)時(shí)間被鏈接到由第一線11加第二門15引入的延遲)；

tr1和tf1，輸出151的信號(hào)相對(duì)于端子131的切換時(shí)間的相應(yīng)上升和下降時(shí)間；以及

tr2和tf2，輸出131的信號(hào)相對(duì)于端子151的切換時(shí)間的相應(yīng)上升和下降時(shí)間。

生成器行為可以根據(jù)等差序列來(lái)編寫。

具體地，以下能夠被編寫：

l1n＝t12n+1–t12n；以及

h2n＝t22n+2–t22n+1。

進(jìn)一步：

t12n＝t22n-1+tf2；

t12n+1＝t22n+tr2；

t22n-1＝t12n-2+tr1；以及

t22n＝t12n-1+tf1。

能夠推出以下：

l1n＝h2n-1–δfr2，其中δfr2＝tf2–tr2；以及

h2n-1＝l1n-1+δfr1，其中δfr1＝tf1–tr1。

基于這些關(guān)系，能夠根據(jù)在上升時(shí)間與下降時(shí)間之間的差來(lái)簡(jiǎn)單地表示不同持續(xù)時(shí)間的重現(xiàn)。

例如，針對(duì)持續(xù)時(shí)間l1n，能夠編寫：

l1n+1＝l1n+δfr1–δfr2。

之后，通過(guò)根據(jù)第一項(xiàng)l10(n＝0)來(lái)表示序列：

l1n＝l10–n*r，其中r＝δfr2–δfr1。

由此獲得具有公比r的等差序列，r能夠在電路的設(shè)計(jì)上根據(jù)所選擇的基本單元(延遲元件)的數(shù)量以及它們?cè)谏仙龝r(shí)間與下降時(shí)間之間的間隔來(lái)被確定。

能夠針對(duì)持續(xù)時(shí)間h2編寫類似的關(guān)系，其中：

h2n＝h20–n*r。

類似地，通過(guò)指出：

h1n，輸出131的信號(hào)的排序n的高電平的持續(xù)時(shí)間(該持續(xù)時(shí)間被鏈接到由第一線11加第二門15引入的延遲)；

l2n，輸出151的信號(hào)的排序n的低電平的持續(xù)時(shí)間(該持續(xù)時(shí)間被鏈接到由第一線11加第二門15引入的延遲)；

能夠獲得以下關(guān)系：

h1n＝h10+n*r；以及

l2n＝l20+n*r。

如果在上升時(shí)間與下降時(shí)間之間的差(公比r)是負(fù)的，則持續(xù)時(shí)間l1和h2增大同時(shí)持續(xù)時(shí)間l2和h1減小。相反，如果公比r是正的，則持續(xù)時(shí)間l1和h2減小同時(shí)持續(xù)時(shí)間l2和h1增大。

圖4示出了利用該分析的優(yōu)點(diǎn)的大量振蕩的生成器的實(shí)施例。

在實(shí)踐中，(為了尊重對(duì)于隨機(jī)生成器所期望的特性)期望能夠控制振蕩生成器的行為以及時(shí)間，即從振蕩生成器停止的持續(xù)時(shí)間。該持續(xù)時(shí)間不僅是由延遲線引入的延遲的函數(shù)，而且是線的上升時(shí)間和下降時(shí)間的函數(shù)。

在已知其中期望形成隨機(jī)生成器的技術(shù)的基本單元(延遲元件)的行為的情況下，能夠推出振蕩的數(shù)量，在該數(shù)量的振蕩之后生成器將停止。在正的公比r的情況下，當(dāng)持續(xù)時(shí)間l1n變成零時(shí)即針對(duì)n＝l10/r能夠設(shè)置限制。在實(shí)踐中，當(dāng)脈沖的持續(xù)時(shí)間變得比延遲元件的延遲短時(shí)振蕩停止。

根據(jù)該實(shí)施例，每個(gè)分支分別由分別與元件22、28串聯(lián)的延遲線21、27形成；元件22、28被稱為非對(duì)稱的，其具有彼此不同的上升時(shí)間和下降時(shí)間；延遲線21、27被稱為對(duì)稱的，其具有相同的或非常接近的上升時(shí)間和下降時(shí)間(在上升時(shí)間與下降時(shí)間之間的間隔比公比r的十分之一短)。第一分支的輸入端子231被連接到第一nand型邏輯門23的輸出，其具有接收觸發(fā)信號(hào)ctrl的第一輸入235并且具有接收第二分支的輸出的第二輸入233。第一分支的輸出端子253被連接到第二nand型門25的第一輸入，第二nand型門25具有接收信號(hào)ctrl的第一輸入255并且第二nand型門25的輸出251被連接到第二分支的輸入。隨機(jī)數(shù)量的振蕩的生成器的輸出例如為端子253或端子233。如前所述，該輸出并且由此振蕩計(jì)數(shù)可以分別對(duì)應(yīng)為門23、25的輸出231或251或更一般地在回路的任何點(diǎn)處的變型。在實(shí)踐中，輸出被連接到振蕩的數(shù)量的異步計(jì)數(shù)器的輸出，該異步計(jì)數(shù)器對(duì)在由信號(hào)ctrl激活生成器與振蕩的停止之間的振蕩的數(shù)量進(jìn)行計(jì)數(shù)。該計(jì)數(shù)器(未在圖4中示出)例如由觸發(fā)器或級(jí)聯(lián)的多個(gè)觸發(fā)器形成，該觸發(fā)器的時(shí)鐘輸入或第一觸發(fā)器的時(shí)鐘輸入接收生成器的輸出信號(hào)。觸發(fā)器輸出(根據(jù)觸發(fā)器的數(shù)量)供應(yīng)在一個(gè)或多個(gè)位上的數(shù)，其中一般僅僅最低有效位被保持以形成隨機(jī)數(shù)。

多個(gè)生成器可以被并聯(lián)地使用以增大生成的隨機(jī)位的速率。

為了形成與反相器配對(duì)的對(duì)稱延遲線21和27，即優(yōu)選地在每個(gè)線中使用偶數(shù)數(shù)量的反相器。例如，線21包括串聯(lián)的p對(duì)反相器3，而線27包括串聯(lián)的q對(duì)反相器3。數(shù)p和q可以彼此相同或不同。

通過(guò)使用反相器的對(duì)，不僅在每個(gè)線的輸出處不存在信號(hào)的反相，而且重要的是，每個(gè)線具有相同的或非常接近的上升時(shí)間和下降時(shí)間(間隔小于公比的十分之一除以p或除以q)。實(shí)際上，通過(guò)使用所涉及的技術(shù)的相同的邏輯單元，即使在該技術(shù)中做出的反相器3具有與其下降時(shí)間不同的上升時(shí)間，一對(duì)相同的反相器3形成具有相同的上升時(shí)間和下降時(shí)間的元件。注意如果反相器3的上升時(shí)間和下降時(shí)間為tr和tf，則一對(duì)的上升時(shí)間和下降時(shí)間變成tr+tf(根據(jù)輸入沿的方向?yàn)閠r+tf或tf+tr)。因此，即使時(shí)間tf和tr彼此不同，它們的和對(duì)于所有反相器對(duì)保持恒定。線21和27由此引入可確定的恒定延遲，無(wú)論什么轉(zhuǎn)變(上升或下降)。

可以使用任何類型的反相器(例如，由兩個(gè)串聯(lián)連接的晶體管、具有相互連接的輸入的nor或nand門等等形成的cmos反相器)，只要這些反相器當(dāng)它們被串聯(lián)配對(duì)時(shí)遵守將上升時(shí)間和下降時(shí)間依次或相反地關(guān)聯(lián)的條件，使得無(wú)論在輸入處存在的沿是什么這些時(shí)間都被加在一起。

為了形成非對(duì)稱元件22和24，使用邏輯放大器類型(緩沖器)的非反相元件，不包括兩個(gè)相同的串聯(lián)連接的反相器。例如，其兩個(gè)輸入被連接的or型門、and型門或者還有可以被縮減為僅僅取決于單個(gè)輸入并且具有不同的上升時(shí)間和下降時(shí)間的反相功能的任何邏輯功能可以被使用。每個(gè)元件22和24被選擇為具有與其下降時(shí)間不同的上升時(shí)間。另外，元件22和24被選擇為在它們的上升時(shí)間與下降時(shí)間之間具有不同的間隔。因此，將決定生成器的停止的間隔被引入。在實(shí)踐中，如從以上建立的公式可以看出，門23和25還引入了在每個(gè)分支的上升時(shí)間與下降時(shí)間之間的偏移。該偏移應(yīng)當(dāng)分別與由元件24、22引入的偏移相加以分別獲得間隔δfr1和δfr2，并且因此獲得等差序列的公比。

所提供的實(shí)施例的優(yōu)點(diǎn)在于線21和27的反相器的對(duì)的數(shù)量p和q對(duì)定義振蕩的等差序列的公比沒(méi)有影響。實(shí)際上，它們僅僅決定每個(gè)序列的第一項(xiàng)，即跟隨信號(hào)ctrl的切換以激活生成的第一脈沖的持續(xù)時(shí)間。

根據(jù)簡(jiǎn)化的實(shí)施例，提供了單個(gè)元件22或24，其他分支僅僅具有對(duì)稱的延遲線。

線21和27可以適當(dāng)?shù)乇环胖迷谒鼈兎謩e與其相關(guān)聯(lián)的元件22和24的上游或下游。作為變型，元件22和24被均勻地設(shè)置在線21和27的內(nèi)部，在形成它們的反相器或反相器對(duì)之間。

所描述的示例的優(yōu)點(diǎn)在于現(xiàn)在易于設(shè)計(jì)振蕩生成器的大小并且能夠?qū)ζ溥M(jìn)行特征化。因此，在包括隨機(jī)數(shù)生成器的電子電路的設(shè)計(jì)上，已知技術(shù)中的在上升時(shí)間與下降時(shí)間之間的間隔的情況下，滿足規(guī)范變得容易。

通過(guò)對(duì)輸出233和253之一上的脈沖進(jìn)行計(jì)數(shù)并且通過(guò)在計(jì)數(shù)周期結(jié)束時(shí)采用例如最低有效位作為隨機(jī)位來(lái)執(zhí)行對(duì)所生成的數(shù)的解讀。計(jì)數(shù)周期由時(shí)鐘信號(hào)設(shè)定。

圖5示意性地示出了備選實(shí)施例，根據(jù)該備選實(shí)施例等差序列的公比在保持容易確定的同時(shí)期望被最小化。

根據(jù)該變型，如與圖4的實(shí)施例相比較，分別與每個(gè)元件22、24或非對(duì)稱延遲線(adl)并聯(lián)地提供第二對(duì)稱延遲線(sdl)26、28。延遲線22和26的輸入被連接到線21的輸出。線24和28的輸入被連接到線27的輸出。線22和26的輸出(分別為24和28)分別被連接到二對(duì)一多路復(fù)用器51、52的輸入，二對(duì)一多路復(fù)用器51、52將其輸出分別連接到邏輯門25、23的輸入253、233。多路復(fù)用器51由從其輸出信號(hào)的脈沖的計(jì)數(shù)(計(jì)時(shí)器53，cnth)得到的信號(hào)控制。換言之，計(jì)數(shù)器確定脈沖的數(shù)量，根據(jù)脈沖的數(shù)量該計(jì)數(shù)器從對(duì)稱線22被切換到對(duì)稱線26。在多路復(fù)用器52的一側(cè)，可以提供由相同的計(jì)時(shí)器53或由然后對(duì)多路復(fù)用器52的輸出的脈沖進(jìn)行計(jì)數(shù)的不同的計(jì)數(shù)器的控制。在實(shí)踐中，如果使用了單個(gè)計(jì)數(shù)器，則其被放置在具有最長(zhǎng)延遲的分支上以避免在第一脈沖的結(jié)束之前切換多路復(fù)用器。

這樣的變型使得能夠使等差序列的公比可配置并且更具體地使得能夠減小該公比以延遲生成器的停止。

實(shí)際上，運(yùn)行非對(duì)稱回路(每個(gè)分支上的脈沖)并且僅僅利用對(duì)稱元件(21、26、27和28)運(yùn)行剩余的回路使序列的公比最小化。在采用以上符號(hào)的情況下，公比r除以回路的數(shù)量。這尤其使得能夠增大流過(guò)生成器的延遲線的脈沖的數(shù)量同時(shí)減小延遲線的大小。

計(jì)數(shù)器53可以是對(duì)脈沖進(jìn)行計(jì)數(shù)的計(jì)數(shù)器，這些脈沖具有在振蕩停止時(shí)用于限定所生成的隨機(jī)數(shù)的最低有效位。

圖6示出了可參數(shù)化為具有對(duì)稱延遲和非對(duì)稱延遲兩者的延遲線6的實(shí)施例。

圖6的實(shí)施例可以將分支的對(duì)稱延遲線(例如21)的實(shí)施例和非對(duì)稱延遲元件(例如22)的實(shí)施例形成作為先前實(shí)施例中的具體示例。

根據(jù)該實(shí)施例，一個(gè)或多個(gè)(在該示例中為三個(gè))對(duì)稱延遲線212、214和216(即，每個(gè)對(duì)稱延遲線具有相同的上升時(shí)間和下降時(shí)間)與一個(gè)或多個(gè)(在該示例中為三個(gè))延遲元件或非對(duì)稱延遲線221、223、225(即，每個(gè)延遲元件或非對(duì)稱延遲線具有不同的上升時(shí)間和下降時(shí)間)相關(guān)聯(lián)，每個(gè)非對(duì)稱線或?qū)ΨQ線分別借助于多路復(fù)用器61、62、63、64、65、66可旁路。換言之，線212、214、216、221、223和225的輸入分別被連接到多路復(fù)用器61、62、63、64、65、66的第一輸入，多路復(fù)用器61、62、63、64、65、66將其另一輸入連接到對(duì)應(yīng)延遲線的輸出。多路復(fù)用器61、62、63、64和65的輸出被分別連接到線214、216、221、223、225的輸入并且多路復(fù)用器66的輸出限定可參數(shù)化的延遲線的輸出out。

每個(gè)多路復(fù)用器61到66是可以例如由不同的位(分別為字sel_dly的[5]、[4]、[3]、[2]、[1]、[0])單獨(dú)地控制的。

在對(duì)圖4中圖示的類型的大量振蕩的生成器的形成的應(yīng)用中，線6的輸入端子in被連接到所涉及的分支的輸出(圖4或圖5的231或251)。

每個(gè)線212、214、216優(yōu)選地由一個(gè)或多個(gè)反相器對(duì)(即延遲元件)形成，如以上所描述的，每個(gè)具有相同的上升時(shí)間和下降時(shí)間。在示出的示例中，線212、214、216分別包括32、16和8對(duì)反相器，即，32、16和8個(gè)單元對(duì)稱延遲元件(sdelt)。

非對(duì)稱線221、223、225引入相同的或不同的延遲。優(yōu)選地，線221、223和225由相同的單元元件形成，即引入在上升時(shí)間與下降時(shí)間之間的相同偏移。然后在每個(gè)線中提供不同數(shù)量的單元元件，這使系統(tǒng)容易地以優(yōu)化的粒度可參數(shù)化。在示出的示例中，線221、223和225分別包括4、2和1個(gè)非對(duì)稱單元延遲元件(adelt)。

因此，在延遲線6的上升時(shí)間與下降時(shí)間之間的延遲和差兩者都能夠被參數(shù)化。以線212、214和216中的相同單元元件和線221、223和225中的相同單元元件為例，可以從對(duì)稱單元元件的延遲的8到56倍的范圍中選擇對(duì)稱延遲以及從由對(duì)稱單元元件引入的間隔的1到7倍的范圍中選擇上升沿與下降沿之間的時(shí)間間隔。

例如，單元元件如以上關(guān)于圖4所描述的被形成。

對(duì)稱延遲線和非對(duì)稱延遲線的數(shù)量取決于所期望的調(diào)節(jié)能力。非對(duì)稱元件不僅具有不同的上升時(shí)間和下降時(shí)間，而且具有貢獻(xiàn)于延遲線的總延遲的固有延遲。

圖6的實(shí)施例可以例如被用于集成相同的生成器架構(gòu)并且使該結(jié)構(gòu)可參數(shù)化，無(wú)論是在設(shè)計(jì)上還是在應(yīng)用中。

圖6的實(shí)施例可以通過(guò)與每個(gè)非對(duì)稱性221、223、225并聯(lián)地放置相同延遲的對(duì)稱線由此抑制驅(qū)動(dòng)多路復(fù)用器64到66的(在圖6的取向中)上層輸入的線的旁路來(lái)與圖5的實(shí)施例進(jìn)行組合。作為變型，具有接收分別為對(duì)稱的和非對(duì)稱的、具有相同延遲的、并聯(lián)的兩個(gè)線的相應(yīng)輸出的兩個(gè)輸入并且具有直接接收在先排名的多路復(fù)用器的輸出的第三輸入的3對(duì)1多路復(fù)用器被使用。

在圖6的實(shí)施例或其變型中，為了使參數(shù)化更容易，將期望多路復(fù)用器61到66引入對(duì)稱延遲?，F(xiàn)在，常見(jiàn)的多路復(fù)用器具有根據(jù)上升時(shí)間和下降時(shí)間的非對(duì)稱操作。

圖7示出了具有對(duì)稱操作(即相同的上升時(shí)間和下降時(shí)間)的多路復(fù)用器7的實(shí)施例。

多路復(fù)用器7或圖7是二對(duì)一多路復(fù)用器，即，該二對(duì)一多路復(fù)用器選擇其兩個(gè)輸入之一a或b并且在輸出z處供應(yīng)對(duì)應(yīng)的信號(hào)。在a或b之間的選擇由控制信號(hào)s執(zhí)行。

多路復(fù)用器7包括四個(gè)二對(duì)一多路復(fù)用或選擇元件。多路復(fù)用器7能夠被認(rèn)為由關(guān)聯(lián)成鏈的4個(gè)單元多路復(fù)用器72、74、76和78形成。多路復(fù)用器是反相多路復(fù)用器。第一多路復(fù)用器72將其輸入端子分別連接到輸入a和b。第二多路復(fù)用器74將其兩個(gè)輸入一起連接到第一多路復(fù)用器72的輸出。第三多路復(fù)用器76將其兩個(gè)輸入一起連接到第二多路復(fù)用器74的輸出。第四多路復(fù)用器78將其兩個(gè)輸入一起連接到第三多路復(fù)用器76的輸出并且第四多路復(fù)用器78的輸出遞送輸出z。信號(hào)s直接控制多路復(fù)用器72和74，并且在已經(jīng)跨越了反相器75之后直接控制多路復(fù)用器76和78。

多路復(fù)用器74、76和78將它們的輸入相互連接的事實(shí)導(dǎo)致它們實(shí)際上不執(zhí)行選擇。然而，假定所有多路復(fù)用器72、74、76和78是相同的，則它們?nèi)烤哂邢嗤纳仙龝r(shí)間和下降時(shí)間。進(jìn)一步地，它們?cè)谒鼈兊牡谝惠斎肷洗嬖谘氐那闆r下全部具有相似的行為并且在它們的第二輸入上存在沿的情況下全部具有相似的行為。

注意如果tr是上升時(shí)間，tf是下降時(shí)間，并且通過(guò)根據(jù)沿是在輸入a(所涉及的單元多路復(fù)用器的第一輸入)上還是在輸入b(所涉及的單元多路復(fù)用器的第二輸入)上向這些符號(hào)分別添加第一指數(shù)a、b并且根據(jù)所涉及的單元多路復(fù)用器添加第二指數(shù)72、74、76或78，可以編寫：

tra72＝tra74＝tra76＝tra78＝tra；

tfa72＝tfa74＝tfa76＝tfa78＝tfa；

trb72＝trb74＝trb76＝trb78＝trb；以及

tfb72＝tfb74＝tfb76＝tfb78＝tfb。

由于兩個(gè)多路復(fù)用器76和78的控制相對(duì)于多路復(fù)用器72和74的控制的反轉(zhuǎn)，所以多路復(fù)用器7的從輸入a或b到輸出z的上升時(shí)間和下降時(shí)間可以根據(jù)上升沿r或下降沿f是存在于輸入a上還是輸入b上來(lái)編寫：

traz＝tfa72+tra74+tfb76+trb78；

tfaz＝tfa72+tfa74+trb76+tfb78；

trbz＝tfb72+trb74+tfa76+tra78；以及

tfbz＝tfb72+tfb74+tra76+tfa78。

由于針對(duì)給定輸入的單元上升時(shí)間和下降時(shí)間是相同的，所以能夠推出：

traz＝tfaz＝trbz＝tfbz＝tra+tfa+trb+tfb.

相應(yīng)地，多路復(fù)用器7的上升時(shí)間和下降時(shí)間是相同的，無(wú)論所考慮的輸入是什么。因此，在以上給出的定義的情況下，多路復(fù)用器是對(duì)稱的。

作為變型，其可以被提供以反轉(zhuǎn)其他位置中的控制，只要當(dāng)兩個(gè)其他多路復(fù)用器選擇它們的第二相應(yīng)輸入時(shí)兩個(gè)多路復(fù)用器選擇它們的第一相應(yīng)輸入。然而，在這種情況下，將確定由反相器引入的傳播延遲不大于單元多路復(fù)用器的最小傳播時(shí)間，其中較短者的輸出被改變。圖7的實(shí)施例的優(yōu)點(diǎn)在于其保證在信號(hào)(沿)已經(jīng)結(jié)束跨越多路復(fù)用器72和74之前多路復(fù)用器76和78的選擇是有效的。

盡管這不提供在對(duì)稱性方面的優(yōu)點(diǎn)，但是其可以被提供以使用8、12、16、并且更一般地4的任何倍數(shù)個(gè)單元多路復(fù)用器，只要它們中的一半相對(duì)要另一半被相反地控制。例如，這使得能夠增大傳播時(shí)間而不改變操作的對(duì)稱性。

圖7的實(shí)施例的優(yōu)點(diǎn)在于其獨(dú)立于單元多路復(fù)用器的內(nèi)部結(jié)構(gòu)。實(shí)際上，只要使用相同的單元多路復(fù)用器，則所描述的操作被遵守。

諸如圖7中示出的多路復(fù)用器具有多種應(yīng)用。具體地，具有對(duì)稱操作通常是有利的。

作為應(yīng)用的具體示例，圖7的多路復(fù)用器可以被用于形成圖6的實(shí)施例的多路復(fù)用器61、62、63、64、65和66中的每個(gè)多路復(fù)用器。然后，優(yōu)點(diǎn)在于數(shù)生成器的脈沖序列的公比僅僅保持被鏈接到非對(duì)稱元件221、223和225，這使得大小設(shè)計(jì)容易。

圖7的多路復(fù)用器7的結(jié)構(gòu)可以適于形成具有多于兩個(gè)輸入的多路復(fù)用器。

圖8示出了對(duì)稱的四對(duì)一多路復(fù)用器8的實(shí)施例。

根據(jù)該實(shí)施例，圖7中的多路復(fù)用器的類型的三個(gè)二對(duì)一多路復(fù)用器被使用。第一多路復(fù)用器7a限定兩個(gè)輸入a和b。第二多路復(fù)用器7b限定輸入c和d。多路復(fù)用器7a和7b的相應(yīng)輸出被連接到第三多路復(fù)用器7c的兩個(gè)輸入，第三多路復(fù)用器7c的輸出限定四對(duì)一多路復(fù)用器的輸出z’。多路復(fù)用器7a和7b分別由信號(hào)s1及其逆控制。多路復(fù)用器7c由信號(hào)s2控制。例如，假定選擇字在兩個(gè)位上，則信號(hào)s2由最高有效位形成并且信號(hào)s1由最低有效位形成。

在以上描述的類型的隨機(jī)數(shù)生成器中，生成器輸出的解讀要求對(duì)在輸出處存在的脈沖進(jìn)行計(jì)數(shù)。該計(jì)數(shù)確定所繪制的數(shù)。例如，在生成器啟動(dòng)與在振蕩的停止之后的計(jì)數(shù)器的讀取信號(hào)之間，在生成器輸出處存在的脈沖的計(jì)數(shù)的最低有效位被當(dāng)作由生成器20生成的隨機(jī)位。在生成器的啟動(dòng)與讀取信號(hào)之間的時(shí)間間隔根據(jù)由生成器的延遲線的大小設(shè)計(jì)決定的可能的時(shí)間間隔的范圍來(lái)被選擇。

然而，在計(jì)數(shù)器中，可能存在狀態(tài)1的計(jì)數(shù)與狀態(tài)0的計(jì)數(shù)之間的不平衡，尤其在要被計(jì)數(shù)的信號(hào)的狀態(tài)之一相對(duì)于另一狀態(tài)變得太短的情況下。該現(xiàn)象是由于如下事實(shí)：根據(jù)給定脈沖持續(xù)時(shí)間(在減小持續(xù)時(shí)間的方向上)，計(jì)數(shù)器僅僅能夠根據(jù)其包含的當(dāng)前計(jì)數(shù)的奇偶性考慮在一個(gè)方向上的脈沖。然后，存在在繪制1與繪制0的可能性之間的不平衡。換言之，利用圖4中的類型的生成器(而且還有圖2中的類型的生成器)，當(dāng)占空比變得變型太多時(shí)，對(duì)生成器輸出作為計(jì)數(shù)時(shí)鐘的使用導(dǎo)致脈沖的持續(xù)時(shí)間(根據(jù)所涉及的輸出為低或高)比觸發(fā)器考慮其所需要的最小時(shí)間短?，F(xiàn)在，該時(shí)間對(duì)于高電平狀態(tài)和低電平狀態(tài)不同。相應(yīng)地，無(wú)論使用什么輸出，觸發(fā)器將離開(kāi)其正常操作并且不能夠在設(shè)計(jì)上提前確定將涉及哪個(gè)輸出。

不僅對(duì)諸如在本公開(kāi)內(nèi)容中描述的生成器中的振蕩的數(shù)量進(jìn)行計(jì)數(shù)而且更一般地對(duì)信號(hào)中的短持續(xù)時(shí)間的事件進(jìn)行計(jì)數(shù)(例如，故障檢測(cè)器)中可能遇到該問(wèn)題。

實(shí)際上，計(jì)數(shù)器(無(wú)論是否為異步的)通常利用被稱為方波(即具有接近50％的占空比)的時(shí)鐘操作?，F(xiàn)在，在上述生成器的情況下，對(duì)應(yīng)于輸出231或251(或233、253)的異步計(jì)數(shù)器的時(shí)鐘的占空比在每個(gè)周期處減小直到振蕩的結(jié)束或者相反在每個(gè)周期處增大直到振蕩的結(jié)束。相應(yīng)地，輸出中的一個(gè)輸出在步驟0處停止并且另一輸出在狀態(tài)1處停止。然而，一般不能確定地知道輸出中的哪個(gè)輸出將在狀態(tài)1處停止以及哪個(gè)輸出將在狀態(tài)0處停止。

在計(jì)數(shù)器側(cè)，使用觸發(fā)器，觸發(fā)器在它們的規(guī)范中要求處于高電平狀態(tài)(1)中的時(shí)鐘的最小持續(xù)時(shí)間和處于低電平狀態(tài)(0)中的時(shí)鐘信號(hào)的最小持續(xù)時(shí)間，例如，任意地高電平狀態(tài)中的最小持續(xù)時(shí)間為110ps并且低電平狀態(tài)中的最小持續(xù)時(shí)間為87ps。相應(yīng)地，當(dāng)計(jì)數(shù)器的輸入觸發(fā)器接收具有非常低或非常高的占空比的時(shí)鐘時(shí)，其可以最終在規(guī)范之外操作并且然后時(shí)鐘信號(hào)的脈沖不被考慮。

圖9示出了上述類型的隨機(jī)數(shù)生成器的實(shí)施例，其中該隨機(jī)數(shù)生成器的脈沖計(jì)數(shù)元件使得能夠?qū)λ傻臄?shù)進(jìn)行整形。

圖9圖示了其中所生成的脈沖的數(shù)量根據(jù)門231和251的輸出而被采樣的變型。

根據(jù)該實(shí)施例，例如圖4中描述的隨機(jī)振蕩數(shù)生成器20(rong)的每個(gè)輸出251、231被分別連接到計(jì)數(shù)器91(cntr)、93(cntl)的輸入。每個(gè)計(jì)數(shù)器91、93對(duì)對(duì)應(yīng)的生成器輸出信號(hào)的脈沖進(jìn)行計(jì)數(shù)。每個(gè)計(jì)數(shù)器是例如d觸發(fā)器類型的異步計(jì)數(shù)器。

計(jì)數(shù)器91和93的讀取由信號(hào)read觸發(fā)，信號(hào)read將計(jì)數(shù)傳輸?shù)經(jīng)Q定(decis)或組合電路95。電路95還接收輸出信號(hào)231和251以在決定的時(shí)間獲知當(dāng)振蕩停止時(shí)這些信號(hào)的狀態(tài)。

在功能上，振蕩的數(shù)量的計(jì)數(shù)器被使用，一個(gè)計(jì)數(shù)器具有生成器20的輸出，另一計(jì)數(shù)器具有生成器20的另一輸出。如上文所指示的，計(jì)數(shù)器中的一個(gè)計(jì)數(shù)器將在另一計(jì)數(shù)器之前停止操作，即，其輸入觸發(fā)器將在另一計(jì)數(shù)器的輸入觸發(fā)器之前停止操作，這是由于觸發(fā)器的最小操作持續(xù)時(shí)間對(duì)于低電平狀態(tài)和高電平狀態(tài)不同的事實(shí)。事實(shí)上，計(jì)數(shù)器中的一個(gè)計(jì)數(shù)器將在不遵守低電平狀態(tài)中的其最小時(shí)間的振蕩的效果下停止，而另一計(jì)數(shù)器將在不遵守高電平狀態(tài)中的其最小時(shí)間的振蕩的效果下停止。

根據(jù)應(yīng)用，由電路95根據(jù)由輸出231和251供應(yīng)的狀態(tài)在計(jì)數(shù)器91與93的輸出之間進(jìn)行選擇的標(biāo)準(zhǔn)不同。這樣的選擇標(biāo)準(zhǔn)可以由生成器操作的模擬決定以確定觸發(fā)器是由于高電平狀態(tài)中的最小時(shí)間還是由于低電平狀態(tài)中的最小時(shí)間而停止。

例如，如果向計(jì)數(shù)結(jié)果的奇偶性給予重要性并且假定首先停止的計(jì)數(shù)器的觸發(fā)器在低電平(狀態(tài)0)中的持續(xù)時(shí)間太短的效果下停止，對(duì)應(yīng)的計(jì)數(shù)器的值將比另一計(jì)數(shù)器的值低。如果該效果隨著觸發(fā)器的非對(duì)稱操作而累積，即從0到1比從1到0更容易切換(或相反)，則這在隨機(jī)數(shù)生成中引入偏差，其是不令人期望的。然后，計(jì)數(shù)器中的已經(jīng)停止在從1到0的切換上的計(jì)數(shù)器被選擇。

根據(jù)又一示例，在奇偶性不如振蕩的高數(shù)量重要的情況下，最后停止的計(jì)數(shù)器被選擇。

根據(jù)又一示例，決定取決于計(jì)數(shù)器之間的關(guān)系。因此，保持如下的值：

當(dāng)兩個(gè)計(jì)數(shù)具有相同奇偶性時(shí)具有最高計(jì)數(shù)的計(jì)數(shù)器的值，或者

當(dāng)該計(jì)數(shù)是偶數(shù)時(shí)具有最高計(jì)數(shù)的計(jì)數(shù)器的值并且當(dāng)該計(jì)數(shù)是奇數(shù)時(shí)具有最低計(jì)數(shù)的計(jì)數(shù)器的值。

根據(jù)又一示例，認(rèn)為計(jì)數(shù)器中保持操作的計(jì)數(shù)器具有非對(duì)稱地操作的高風(fēng)險(xiǎn)，因?yàn)榱硪挥?jì)時(shí)器已經(jīng)停止。在這種情況下，塊95選擇首先停止的計(jì)數(shù)器的結(jié)果，首先停止的計(jì)數(shù)器即在輸出231或251的狀態(tài)切換上不改變其最低有效位的第一個(gè)計(jì)數(shù)器。該實(shí)施例在如下情況下是優(yōu)選的：其中觸發(fā)器的停止的原因(低電平狀態(tài)中的最小時(shí)間或高電平狀態(tài)中的最小時(shí)間)尚未通過(guò)模擬來(lái)確定。

對(duì)兩個(gè)輸出進(jìn)行計(jì)數(shù)并且根據(jù)情況來(lái)采取一個(gè)輸出或另一輸出的事實(shí)使得能夠不錯(cuò)過(guò)脈沖。

應(yīng)當(dāng)指出，關(guān)于圖9所描述的計(jì)數(shù)電路更一般地應(yīng)用于任何隨機(jī)數(shù)生成器并且不必應(yīng)用于圖4的隨機(jī)數(shù)生成器。具體地，其可以被實(shí)現(xiàn)用于具有彼此環(huán)回的延遲線的任何隨機(jī)數(shù)生成器(例如，圖2)。

根據(jù)該計(jì)數(shù)方面的另一實(shí)施例，由輸出253和233供應(yīng)的信號(hào)在被計(jì)數(shù)以消除可能的誤計(jì)數(shù)之前被整形。為了實(shí)現(xiàn)這一點(diǎn)，可選的整形電路(shaper)97被插入在相應(yīng)的輸出251和231與計(jì)數(shù)器91和93之間。

圖10示出了脈沖信號(hào)整形電路97的實(shí)施例。

電路97包括d型觸發(fā)器972，d型觸發(fā)器972的d輸入被強(qiáng)制為高電平狀態(tài)(1)并且d型觸發(fā)器972的q非反相輸出限定供應(yīng)經(jīng)整形的信號(hào)的輸出s97。觸發(fā)器972的ck時(shí)鐘輸入限定接收要被整形的脈沖信號(hào)的電路的輸入。觸發(fā)器972的nq反相輸出經(jīng)由非反相延遲元件974(delay)被連接到具有被連接到觸發(fā)器972的rn重置輸入(在上升沿上有效的)的輸出的and型邏輯門976的第一輸入。門976的第二輸入旨在接收用于激活電路97的信號(hào)rstn。當(dāng)信號(hào)rstn處于狀態(tài)0時(shí)，電路97不是有效的并且輸出s97永久地處于狀態(tài)0。因此，如果電路97不需要被停用，則門976是可選的。

由元件974引入的延遲的值被選擇為大于能夠由d觸發(fā)器捕獲的最小脈沖寬度。

圖11a、圖11b、圖11c和圖11d以時(shí)序圖的形式圖示了圖10的整形電路的操作。圖11a示出了要被整形的輸入信號(hào)ck的形狀的示例。圖11b示出了q輸出(s97)的信號(hào)的對(duì)應(yīng)形狀的示例。圖11c示出了nq輸出的對(duì)應(yīng)形狀的示例。圖11d示出了rn輸入的對(duì)應(yīng)形狀的示例。

假定脈沖信號(hào)ck具有正脈沖。

最初，q輸出(并且因此輸出s97)處于狀態(tài)0，nq輸出處于狀態(tài)1。rn輸入處于狀態(tài)1。信號(hào)rstn被假定為有效(狀態(tài)1)。

在時(shí)鐘信號(hào)ck上出現(xiàn)(時(shí)間t90)上升沿時(shí)，由于d輸入處于狀態(tài)1并且rn輸入處于狀態(tài)1，所以該脈沖被傳輸?shù)絨輸出，q輸出切換到狀態(tài)1。然而，nq輸出(q輸出的逆)切換為狀態(tài)0。該狀態(tài)以在rn輸入上的(考慮由門976引入的包含在值delay中的延遲)延遲delay被傳輸。在延遲delay的結(jié)束處的rn輸入的切換引起將q輸出強(qiáng)制為狀態(tài)0，并且相應(yīng)地將nq輸出強(qiáng)制為狀態(tài)1，其轉(zhuǎn)而引起在延遲delay的結(jié)束處總是將rn輸入切換為狀態(tài)0。然后，觸發(fā)器準(zhǔn)備好考慮新?tīng)顟B(tài)。時(shí)序圖的右邊部分圖示了利用具有比延遲delay短的持續(xù)時(shí)間的脈沖ck的操作。延遲delay獨(dú)立于信號(hào)ck的脈沖的持續(xù)時(shí)間來(lái)設(shè)定輸出信號(hào)的脈沖的持續(xù)時(shí)間。相應(yīng)地，即使信號(hào)ck的脈沖理論上對(duì)于考慮其下降而言太短，其仍然存在于q輸出上。

持續(xù)時(shí)間delay設(shè)定信號(hào)s97的脈沖的持續(xù)時(shí)間，并且因此設(shè)定圖10的實(shí)施例中的計(jì)數(shù)器的輸入的持續(xù)時(shí)間。

為了形成利用負(fù)脈沖的脈沖信號(hào)操作的整形電路，門976的輸出被連接到觸發(fā)器的設(shè)定輸入，該輸入被強(qiáng)制為狀態(tài)0，并且延遲元件接收q非反相輸出而整形電路的輸出由nq反相輸出限定。從以上解釋能夠容易地調(diào)換操作。

已經(jīng)描述的實(shí)施例的優(yōu)點(diǎn)在于它們使得能夠可靠地設(shè)計(jì)或以可確定的方式配置隨機(jī)數(shù)生成器。因此，能夠滿足由規(guī)范設(shè)定的標(biāo)準(zhǔn)并且能夠驗(yàn)證使生成器滿足這些規(guī)范的事實(shí)。

另一優(yōu)點(diǎn)在于所描述的解決方案與給定技術(shù)的標(biāo)準(zhǔn)單元的使用兼容。

另一優(yōu)點(diǎn)在于生成器組件能夠利用邏輯元件來(lái)形成。

對(duì)于隨機(jī)數(shù)生成器，數(shù)在固定時(shí)間間隔之后被采樣或者通過(guò)檢測(cè)計(jì)數(shù)器的停止來(lái)被采樣，該固定時(shí)間間隔由生成器的激活(信號(hào)ctrl)啟動(dòng)并且被選擇為大于生成器的最大停止時(shí)間。

為了形成集成電路標(biāo)識(shí)符類型的不可克隆數(shù)的生成器，延遲線和等差序列的公比的大小被設(shè)計(jì)以設(shè)定振蕩的數(shù)量。該數(shù)量在以與對(duì)于隨機(jī)數(shù)生成器相同的方式停止生成器之后被采樣并且僅僅位的部分(最高有效位)優(yōu)選地被保持。

已經(jīng)描述了各種實(shí)施例。本領(lǐng)域技術(shù)人員將容易地進(jìn)行各種更改、修改和改進(jìn)。具體地，由對(duì)稱延遲線引入的延遲和由非對(duì)稱延遲元件引入的偏移的選擇取決于應(yīng)用和生成器的規(guī)范。最終，基于上文給出的功能指示，已經(jīng)描述的實(shí)施例的實(shí)際實(shí)施方案在本領(lǐng)域技術(shù)人員的能力內(nèi)。

這樣的更改、修改和改進(jìn)旨在為本公開(kāi)內(nèi)容的部分，并且旨在處于本發(fā)明的精神和范圍之內(nèi)。因此，前述描述是僅僅通過(guò)示例的方式而不旨在限制。本發(fā)明僅僅如所附權(quán)利要求及其等效形式中所限定的來(lái)被限制。