本發(fā)明涉及服務器領域，尤其涉及一種硬盤錯峰啟動系統(tǒng)。

背景技術：

隨著科技的不斷發(fā)展，信息量也在高速增加，對服務器性能要求也在不斷增加，尤其是對服務器存儲容量的要求。

目前很多服務器的儲存量很大，為了能夠滿足大儲存量服務器的運行，采取增加單塊硬盤的存儲容量，以及增加硬盤的數(shù)量。增加單塊硬盤的容量勢必會提升硬盤的功耗，同樣的增加數(shù)量必定會增加整個系統(tǒng)的功耗，尤其是開機過程瞬間的功耗。開機過程瞬間的功耗已遠大于硬盤正常工作時的功耗，而且這個功耗值超過了電源的額定值，對電源的使用壽命會造成很大影響。

通常系統(tǒng)電源額定值的設計部署方式是由系統(tǒng)正常運行時的耗電量作為參考，并根據(jù)系統(tǒng)開機過程中耗電量進行計量，得到系統(tǒng)的綜合耗電量。但是系統(tǒng)的硬盤開機瞬間的功耗遠大于硬盤正常工作時的功耗，尤其是配置硬盤數(shù)量較多的系統(tǒng)更為明顯，這樣所有硬盤集中上電就使得瞬間功耗很大，超過系統(tǒng)的額定值，造成系統(tǒng)跳閘斷電，從而影響系統(tǒng)運行的穩(wěn)定性。

技術實現(xiàn)要素：

為了克服上述現(xiàn)有技術中的不足，本發(fā)明的目的在于，提供一種硬盤錯峰啟動系統(tǒng)，包括：電源組件，主板，硬盤背板；

主板包括：CPLD單元，第一使能信號連接器，第一電源連接器；

硬盤背板包括：多個硬盤，第二使能信號連接器，第二電源連接器以及設置數(shù)量與所述硬盤數(shù)量相適配的E-Fuse芯片和硬盤連接器；E-Fuse芯片通過硬盤連接器與硬盤連接，E-Fuse芯片設有邏輯控制端和供電端；

電源組件與第一電源連接器的輸入端連接，第一電源連接器的輸出端連接第二電源連接器的輸入端，第二電源連接器的輸出端分別與每個E-Fuse芯片的供電端連接；

電源組件用于通過第一電源連接器、第二電源連接器、E-Fuse芯片以及硬盤連接器給硬盤供電；

CPLD單元通過第一使能信號連接器連接第二使能信號連接器的輸入端，第二使能信號連接器的輸出端分別與每個E-Fuse芯片的邏輯控制端連接；

CPLD單元用于設置硬盤的上電啟動次序以及設置所述硬盤之間的上電啟動時間間隔，并按照預設的所述上電啟動次序以及所述上電啟動時間間隔，CPLD單元通過與每個E-Fuse芯片的邏輯控制端連接，控制每個所述E-Fuse芯片供電端的通斷，實現(xiàn)對硬盤錯峰上電啟動的控制。

優(yōu)選地，CPLD單元包括：時間間隔設置模塊、使能信號發(fā)出模塊、上電啟動次序設置模塊；

上電啟動次序設置模塊用于設置硬盤的上電啟動次序；

時間間隔設置模塊用于設置所述硬盤之間的上電啟動時間間隔；

使能信號發(fā)出模塊用于根據(jù)預設的所述上電啟動次序以及所述上電啟動時間間隔，向E-Fuse芯片發(fā)出使能控制信息，控制所述E-Fuse芯片的通斷，實現(xiàn)對硬盤錯峰上電啟動的控制。

優(yōu)選地，第一電源連接器設有第一P5V連接器和第一P12V連接器；

第一P5V連接器的輸入端與電源組件連接，第一P5V連接器的輸出端與第二電源連接器連接；

第一P12V連接器的輸入端與電源組件連接，第一P12V連接器的輸出端與第二電源連接器連接。

優(yōu)選地，第二電源連接器設有第二P5V連接器和第二P12V連接器；

第二P5V連接器的輸入端與第一P5V連接器的輸出端連接，第二P5V連接器的輸出端分別與每個E-Fuse芯片的供電端連接；

第二P12V連接器的輸入端與第一P12V連接器的輸出端連接，第二P12V連接器的輸出端分別與每個E-Fuse芯片的供電端連接。

優(yōu)選地，第二P5V連接器的輸入端與第一P5V連接器的輸出端之間采用P5V_HDD連接線連接；

第二P12V連接器的輸入端與第一P12V連接器的輸出端之間采用P12V_HDD連接線連接。

優(yōu)選地，E-Fuse芯片的供電端包括：P5V供電端和P12V供電端；

P5V供電端的輸入端與第二P5V連接器的輸出端連接，P5V供電端的輸出端連接硬盤連接器；

P12V供電端的輸入端與第二P12V連接器的輸出端連接，P12V供電端的輸出端連接硬盤連接器。

優(yōu)選地，P5V供電端的輸出端與硬盤連接器之間采用P5V_HDD連接線連接

P12V供電端的輸出端與硬盤連接器之間采用P12V_HDD連接線連接。

優(yōu)選地，電源組件包括：交直流轉換器，變壓電路，穩(wěn)壓電路；

交直流轉換器輸入端與市電連接，交直流轉換器輸出端與變壓電路的輸入端連接，變壓電路的輸出端連接穩(wěn)壓電路輸入端，穩(wěn)壓電路輸出端連接第一電源連接器。

從以上技術方案可以看出，本發(fā)明具有以下優(yōu)點：

電源組件與第一電源連接器的輸入端連接，第一電源連接器的輸出端連接第二電源連接器的輸入端，第二電源連接器的輸出端分別與每個E-Fuse芯片的供電端連接，這樣形成了硬盤的供電電路。CPLD單元設置硬盤的上電啟動次序以及設置所述硬盤之間的上電啟動時間間隔，并按照預設的所述上電啟動次序以及所述上電啟動時間間隔，CPLD單元通過與每個E-Fuse芯片的邏輯控制端連接，控制每個所述E-Fuse芯片供電端的通斷，實現(xiàn)對硬盤錯峰上電啟動的控制，以降低系統(tǒng)開機過程中的瞬時功耗，保證系統(tǒng)運行穩(wěn)定。

附圖說明

為了更清楚地說明本發(fā)明的技術方案，下面將對描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為硬盤錯峰啟動系統(tǒng)的示意圖。

具體實施方式

為使得本發(fā)明的發(fā)明目的、特征、優(yōu)點能夠更加的明顯和易懂，下面將運用具體的實施例及附圖，對本發(fā)明保護的技術方案進行清楚、完整地描述，顯然，下面所描述的實施例僅僅是本發(fā)明一部分實施例，而非全部的實施例。基于本專利中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本專利保護的范圍。

本實施例提供一種硬盤錯峰啟動系統(tǒng)，如圖1所示，包括：電源組件1，主板2，硬盤背板3；

主板2包括：CPLD單元4，第一使能信號連接器5，第一電源連接器7；

硬盤背板3包括：多個硬盤13，第二使能信號連接器6，第二電源連接器8以及設置的數(shù)量與所述硬盤13數(shù)量相適配的E-Fuse芯片11和硬盤連接器12；E-Fuse芯片設有邏輯控制端和供電端，E-Fuse芯片11通過硬盤連接器12與硬盤連接；

電源組件1與第一電源連接器7的輸入端連接，第一電源連接器7的輸出端連接第二電源連接器8的輸入端，第二電源連接器8的輸出端分別與每個E-Fuse芯片11的供電端連接；

電源組件1用于通過第一電源連接器7、第二電源連接器8、E-Fuse芯片11以及硬盤連接器12給硬盤13供電；

CPLD單元4通過第一使能信號連接器5連接第二使能信號連接器6的輸入端，第二使能信號連接器6的輸出端分別與每個E-Fuse芯片11的邏輯控制端連接；

CPLD單元4用于設置硬盤的上電啟動次序以及設置所述硬盤之間的上電啟動時間間隔，并按照預設的所述上電啟動次序以及所述上電啟動時間間隔，CPLD單元通過與每個E-Fuse芯片11的邏輯控制端連接，控制每個所述E-Fuse芯片供電端的通斷，實現(xiàn)對硬盤錯峰上電啟動的控制。

本實施例中， CPLD單元4包括：時間間隔設置模塊、使能信號發(fā)出模塊、上電啟動次序設置模塊；

上電啟動次序設置模塊用于設置硬盤的上電啟動次序；時間間隔設置模塊用于設置所述硬盤之間的上電啟動時間間隔；使能信號發(fā)出模塊用于根據(jù)預設的所述上電啟動次序以及所述上電啟動時間間隔，向E-Fuse芯片11的邏輯控制端發(fā)出使能控制信息，控制所述E-Fuse芯片供電端的通斷，實現(xiàn)對所述硬盤錯峰上電啟動的控制。

E-Fuse芯片5采用Maxim的VT505或ADI的ADM1278。E-Fuse芯片利用電子遷移特性實現(xiàn)控制主回路通斷。E-Fuse芯片可以實現(xiàn)編程操作，采用I/O電路，片上電壓通常為3.3V。E-Fuse芯片具有PMBus。PMBus（Power Management Bus,電源管理總線）是一種開放標準的數(shù)字電源管理協(xié)議?？赏ㄟ^定義傳輸和物理接口以及命令語言來促進與電源轉換器或其他設備的通信。

E-Fuse芯片除了起到開關作用以外，還實現(xiàn)了對單個硬盤的過壓，低壓，過流等保護功能，提高了整個系統(tǒng)的安全性；E-Fuse芯片還實現(xiàn)了對單顆硬盤的隔離，這樣在單顆硬盤出現(xiàn)故障的情況下，不會對整個系統(tǒng)造成任何影響。

CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結構復雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構造邏輯功能的數(shù)字集成電路。其基本設計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設計的數(shù)字系統(tǒng)。

CPLD單元由可編程邏輯宏單元圍繞中心的可編程互連矩陣單元組成。其中MC結構較復雜，并具有復雜的I/O單元互連結構，可由用戶根據(jù)需要生成特定的電路結構，完成一定的功能。由于CPLD內(nèi)部采用固定長度的金屬線進行各邏輯塊的互連，所以設計的邏輯電路具有時間可預測性，避免了分段式互連結構時序不完全預測的缺點。

通過對CPLD單元進行編程，設置硬盤的上電啟動次序以及設置所述硬盤之間的上電啟動時間間隔，并按照預設的所述上電啟動次序以及所述上電啟動時間間隔，CPLD單元通過與每個E-Fuse芯片的邏輯控制端連接，控制每個所述E-Fuse芯片供電端的通斷，實現(xiàn)對硬盤錯峰上電啟動的控制。

這樣對CPLD單元編程，即可實現(xiàn)硬盤的錯峰啟動，還可對每個E-FUSE芯片的softstar，OCP,OVP功能根據(jù)實測情況完成設置，滿足硬盤錯峰啟動以外的功能，提高系統(tǒng)的可靠性。

本實施例中，第一電源連接器7設有第一P5V連接器21和第一P12V連接器22；

第一P5V連接器21的輸入端與電源組件1連接，第一P5V連接器21的輸出端與第二電源連接器8連接；第一P12V連接器22的輸入端與電源組件1連接，第一P12V連接器22的輸出端與第二電源連接器8連接。

第二電源連接器8設有第二P5V連接器23和第二P12V連接器24；

第二P5V連接器23的輸入端與第一P5V連接器21的輸出端連接，第二P5V連接器23的輸出端分別與每個E-Fuse芯片11的供電端連接；

第二P12V連接器24的輸入端與第一P12V連接器22的輸出端連接，第二P12V連接器24的輸出端分別與每個E-Fuse芯片11的供電端連接。

第二P5V連接器23的輸入端與第一P5V連接器21的輸出端之間采用P5V_HDD連接線連接；

第二P12V連接器24的輸入端與第一P12V連接器22的輸出端之間采用P12V_HDD連接線連接。

E-Fuse芯片11的供電端包括：P5V供電端和P12V供電端；

P5V供電端的輸入端與第二P5V連接器23的輸出端連接，P5V供電端的輸出端連接硬盤連接器12；P12V供電端的輸入端與第二P12V連接器24的輸出端連接，P12V供電端的輸出端連接硬盤連接器12。

P5V供電端的輸出端與硬盤連接器12之間采用P5V_HDD連接線連接P12V供電端的輸出端與硬盤連接器之間采用P12V_HDD連接線連接。

電源組件包括：交直流轉換器，變壓電路，穩(wěn)壓電路；交直流轉換器輸入端與市電連接，交直流轉換器輸出端與變壓電路的輸入端連接，變壓電路的輸出端連接穩(wěn)壓電路輸入端，穩(wěn)壓電路輸出端連接第一電源連接器。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參考即可。

對所公開的實施例的上述說明，使本領域專業(yè)技術人員能夠實現(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。