本發(fā)明涉及星載雷達(dá)領(lǐng)域的一種數(shù)據(jù)處理及管控裝置，特別是涉及一種基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置。

背景技術(shù)：

雷達(dá)數(shù)據(jù)處理與管控系統(tǒng)的功能主要包括：(1)數(shù)據(jù)處理，包括目標(biāo)點跡預(yù)處理、目標(biāo)全自動起始、航跡相關(guān)和跟蹤處理，航跡狀態(tài)維持等；(2)系統(tǒng)管控，包括雷達(dá)波束資源編排和調(diào)度控制、雷達(dá)工作模式管理、雷達(dá)與衛(wèi)星數(shù)管計算機(jī)或地面系統(tǒng)之間的通信、全機(jī)BIT等任務(wù)。

根據(jù)數(shù)據(jù)處理性能分析的要求和雷達(dá)管控的需求，目前國產(chǎn)最高性能具有航天經(jīng)歷的BM3803FMGRH指標(biāo)不滿足本單機(jī)需求，而國外具有抗輻照指標(biāo)的高性能CPU可獲得性極差，故本單機(jī)的硬件平臺選擇抗輻照篩選后的軍品級Xilinx Virtex-5Q FXT系列芯片，該芯片內(nèi)置2個PowerPC440處理器核，同時使用2片共4個核能夠滿足數(shù)據(jù)處理及管控單機(jī)的性能和任務(wù)要求。

技術(shù)實現(xiàn)要素：

針對目前星載雷達(dá)數(shù)據(jù)處理要求，本發(fā)明提出一種基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置，以解決星載雷達(dá)數(shù)據(jù)處理點航跡處理能力高，雷達(dá)情報數(shù)據(jù)的坐標(biāo)轉(zhuǎn)化、點跡與航跡粗相關(guān)、點跡與暫時航跡相關(guān)、航跡相關(guān)、點跡融合和航跡濾波與預(yù)測處理時間短，航天使用環(huán)境惡劣的要求。

本發(fā)明具體技術(shù)方案如下：一種基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置，其包括數(shù)據(jù)處理系統(tǒng)和管控系統(tǒng)；該數(shù)據(jù)處理系統(tǒng)和該管控系統(tǒng)采用兩塊完全一樣的處理計算機(jī)，每塊處理計算機(jī)包括兩片同構(gòu)的PowerPC 440芯核；兩個系統(tǒng)通過四片同構(gòu)的PowerPC 440芯核形成兩種工作模式；

并行模式：4個同構(gòu)的PowerPC 440芯核彼此獨立工作，但是通過互聯(lián)通信總線彼此之間都有互聯(lián)通道；作為通信管理模塊的PowerPC 440芯核接收地面上注軟件，作為任務(wù)管理模塊的PowerPC 440芯核實現(xiàn)對所有PowerPC 440芯核內(nèi)軟件的在線升級，作為點跡處理模塊的PowerPC 440芯核實現(xiàn)目標(biāo)點跡預(yù)處理，作為航跡跟蹤模塊的PowerPC 440芯核實現(xiàn)目標(biāo)全自動起始、航跡相關(guān)和跟蹤處理；

容錯模式：4個同構(gòu)的PowerPC 440芯核采用四模冗余的形式進(jìn)行容錯。

作為上述方案的進(jìn)一步改進(jìn)，通信管理模塊的處理后信息碼速率小于2Mbps。

作為上述方案的進(jìn)一步改進(jìn)，在容錯模式時，每個PowerPC 440芯核的運(yùn)算結(jié)果要進(jìn)行表決。

進(jìn)一步地，每個PowerPC 440芯核的運(yùn)算結(jié)果通過表決器進(jìn)行表決。

再進(jìn)一步地，表決方式為：基于數(shù)據(jù)包的表決，對于PowerPC 440芯核產(chǎn)生的數(shù)據(jù)，通過串口送到軟件實現(xiàn)的表決器中，逐個字節(jié)進(jìn)行表決。

再進(jìn)一步地，表決方式為：基于流的表決，對于大容量數(shù)據(jù)，數(shù)據(jù)流送利用硬件實現(xiàn)的表決器電路，逐個數(shù)據(jù)位進(jìn)行表決。

作為上述方案的進(jìn)一步改進(jìn)，每塊處理計算機(jī)還包括兩片Virtex-5Q FXT、兩片擴(kuò)展DDR2存儲器，兩片擴(kuò)展存儲器DDR2分別連接到兩片Virtex-5Q FXT的FPGA上，作為相應(yīng)處理計算機(jī)內(nèi)部負(fù)責(zé)顯示處理PowerPC 440芯核的內(nèi)存和共享顯存。

進(jìn)一步地，兩片擴(kuò)展存儲器DDR2均采用數(shù)據(jù)寬度為16位的DDR2存儲器，一片作為數(shù)據(jù)總線的低16位，一片作為數(shù)據(jù)總線的高16位，組成數(shù)據(jù)總線字長為32位、大小為256MByte的內(nèi)存系統(tǒng)。

作為上述方案的進(jìn)一步改進(jìn)，該通信管理模塊通過1553B總線與衛(wèi)星平臺的星務(wù)管理計算機(jī)連接，完成與地面指揮系統(tǒng)的遙控遙測信息交互；該點跡處理模塊通過光纖和LVDS接口與地面指揮系統(tǒng)的信號處理單元完成點跡數(shù)據(jù)的傳遞，完成天線單元BIT信息傳輸，通過標(biāo)準(zhǔn)RS422通信接口完成遙控遙測信息交互。

進(jìn)一步地，1553B總線通訊系統(tǒng)中，通訊節(jié)點分為：總線控制器、總線監(jiān)控器和遠(yuǎn)程終端；該總線控制器是總線系統(tǒng)組織信息傳輸?shù)慕K端，該總線監(jiān)控器是總線系統(tǒng)中指定作為接收且記錄總線上傳輸?shù)男畔⒉⒂羞x擇地提取信息以備后用的終端，該遠(yuǎn)程終端是總線系統(tǒng)中不作為總線控制器或總線監(jiān)控器的所有終端。

本發(fā)明提供的基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置，采用兩塊完全一樣得處理計算機(jī)，內(nèi)嵌4個PowerPC440處理器互聯(lián)通信的方式，以解決星載雷達(dá)數(shù)據(jù)處理點航跡處理能力高，雷達(dá)情報數(shù)據(jù)的坐標(biāo)轉(zhuǎn)化、點跡與航跡粗相關(guān)、點跡與暫時航跡相關(guān)、航跡相關(guān)、點跡融合和航跡濾波與預(yù)測處理時間短，航天使用環(huán)境惡劣的要求，數(shù)據(jù)處理系統(tǒng)和管控系統(tǒng)實現(xiàn)可重構(gòu)的多核嵌入式系統(tǒng)設(shè)計。

附圖說明

圖1是本發(fā)明的基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置的硬件框圖。

圖2是外接外部存儲器電路框圖。

圖3是高速串行電路框圖。

圖4是高速網(wǎng)絡(luò)接口電路框圖。

圖5是1553B總線電路框圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

本發(fā)明的基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置屬于一種可配置的星載雷達(dá)數(shù)據(jù)處理及管控系統(tǒng)裝置，可以解決解決星載雷達(dá)數(shù)據(jù)處理點航跡處理能力高，航天使用環(huán)境惡劣的要求。以下結(jié)合附圖以及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。

如圖1所示，星載雷達(dá)數(shù)據(jù)處理及管控裝置采用標(biāo)準(zhǔn)VPX機(jī)箱架構(gòu)形式，包括數(shù)據(jù)處理系統(tǒng)和管控系統(tǒng)。該數(shù)據(jù)處理系統(tǒng)和該管控系統(tǒng)采用兩塊完全一樣的處理計算機(jī)，每塊處理計算機(jī)包括兩片同構(gòu)的PowerPC 440芯核。在本實施例中，處理計算機(jī)主要有兩片Virtex-5Q FXT及各自獨立的PowerPC 440處理器擴(kuò)展DDR2、FLASH、LAN和其他接口電路組成，F(xiàn)PGA加載、刷新、數(shù)據(jù)比較控制電路，接口驅(qū)動、4核互聯(lián)通信及總線電路，板載電源電路。兩個系統(tǒng)通過四片同構(gòu)的PowerPC 440芯核PPC1～PPC4形成兩種工作模式。

一、并行模式

4個同構(gòu)的PowerPC 440芯核彼此獨立工作，但是通過互聯(lián)通信總線彼此之間都有互聯(lián)通道。作為通信管理模塊的PowerPC 440芯核PPC4接收地面上注軟件，作為任務(wù)管理模塊PPC3的PowerPC 440芯核實現(xiàn)對所有PowerPC 440芯核內(nèi)軟件的在線升級，作為點跡處理模塊的PowerPC 440芯核PPC1實現(xiàn)目標(biāo)點跡預(yù)處理，作為航跡跟蹤模塊的PowerPC 440芯核PPC2實現(xiàn)目標(biāo)全自動起始、航跡相關(guān)和跟蹤處理。

因此，4個同構(gòu)的PowerPC 440芯核彼此獨立的工作。通信管理模塊接收地面上注軟件，任務(wù)管理模塊可以實現(xiàn)對其他幾個模塊軟件的在線升級，通信管理模塊的處理后信息碼速率小于2Mbps。

二、容錯模式

4個同構(gòu)的PowerPC 440芯核采用四模冗余的形式進(jìn)行容錯。四模冗余(QMR)：由于Virtex-5Q FXT具有很好的TID指標(biāo)，對于SEU很敏感。因此對于4個同構(gòu)的PowerPC 440芯核進(jìn)行四模冗余，PowerPC 440的運(yùn)算結(jié)果在加載刷新控制電路中的表決器進(jìn)行表決。如下有兩種表決方式。

(1)基于數(shù)據(jù)包的表決。對于PowerPC產(chǎn)生的數(shù)據(jù)，通過串口送到表決器中，逐個字節(jié)進(jìn)行表決。數(shù)據(jù)可靠性要求高、數(shù)據(jù)量低。

(2)基于流的表決。對于大容量數(shù)據(jù)，諸如Ethernet或者高速串口。數(shù)據(jù)流送到Virtex-5Q FXT中的FIFO中，利用硬件實現(xiàn)的表決器電路，逐個數(shù)據(jù)位進(jìn)行表決。

在基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置的外部擴(kuò)展存儲器電路設(shè)計上，如圖2所示，采用兩片數(shù)據(jù)寬度為16位的DDR2存儲器連接到Virtex-5Q FXT的FPGA上，作為其內(nèi)部負(fù)責(zé)顯示處理PowerPC440處理器核的內(nèi)存和共享顯存。一片作為數(shù)據(jù)總線的低16位，一片作為數(shù)據(jù)總線的高16位，組成數(shù)據(jù)總線字長為32位、大小為256MByte的內(nèi)存系統(tǒng)。將Virtex-5Q FXT產(chǎn)生的DDR2控制器的時鐘信號及控制信號與兩片DDR2內(nèi)存相連。采用1片數(shù)據(jù)寬度為16位的FLASH存儲器連接到Virtex-5Q FXT的FPGA上。

在基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置的高速RocketIO電路設(shè)計上，如圖3所示，采用Virtex-5Q FXT的FPGA芯片內(nèi)部集成的可編程高速串行收發(fā)器RocketIO來負(fù)責(zé)數(shù)據(jù)的發(fā)送和接收。在數(shù)據(jù)發(fā)送端，硬件通過DMA方式讀取與序列和交換管理有關(guān)的隊列，然后根據(jù)隊列中的信息，確定每個幀頭的內(nèi)容，再通過DMA方式讀取管理內(nèi)存中的數(shù)據(jù)并組裝成幀發(fā)送出去；在數(shù)據(jù)接收端，硬件接收到幀后，通過DMA方式寫到內(nèi)存中，軟件負(fù)責(zé)將幀重組為序列，再將序列重組成交換。

總線控制單元可授權(quán)主設(shè)備對PLB的訪問并允許通過競爭獲得總線的控制權(quán)。BRAM是FPGA芯片內(nèi)的Black RAM，可作為系統(tǒng)的程序存儲器和數(shù)據(jù)存儲器。

在基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置的高速網(wǎng)絡(luò)接口電路設(shè)計上，如圖4所示，以PPC440嵌入式CPU為核心，通過PLB總線可實現(xiàn)與程序存儲器、數(shù)據(jù)存儲器的高速通信。PLB是128位處理器本地總線，可支持多主從設(shè)備。總線控制單元可授權(quán)主設(shè)備對PLB的訪問并允許通過競爭獲得總線的控制權(quán)。BRAM是FPGA芯片內(nèi)的Black RAM，可作為系統(tǒng)的程序存儲器和數(shù)據(jù)存儲器。

TEMAC為以太網(wǎng)控制器，用于完成處理器與以太網(wǎng)之間的正確配置，以實現(xiàn)數(shù)據(jù)信息的高速傳輸。

基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置的通信管理模塊通過1553B總線與衛(wèi)星平臺的星務(wù)管理計算機(jī)連接，完成與地面指揮系統(tǒng)的遙控遙測信息交互；通過光纖和LVDS接口與信號處理單元完成點跡數(shù)據(jù)的傳遞，完成天線單元BIT信息傳輸，通過標(biāo)準(zhǔn)RS422通信接口完成遙控遙測信息交互；單機(jī)提供OC遙控指令控制配電器天線單元二次電源的遙控開關(guān)機(jī)，同時采集配電器回傳的OC遙測信息。

如圖5所示，1553B總線通訊系統(tǒng)中，通訊節(jié)點分為：總線控制器(BC)、總線監(jiān)控器(BM)和遠(yuǎn)程終端(RT)。BC是總線系統(tǒng)組織信息傳輸?shù)慕K端，BM是總線系統(tǒng)中指定作為接收且記錄總線上傳輸?shù)男畔⒉⒂羞x擇地提取信息以備后用的終端，RT是總線系統(tǒng)中不作為總線控制器或總線監(jiān)控器的所有終端。標(biāo)準(zhǔn)1553B總線的傳輸速度是1Mbit/s，采曼切斯特II型編碼，半雙工工作方式。傳輸字的長度為20個比特，數(shù)據(jù)有效長度為16個比特，每個字包含有16個信息位、一個奇偶校驗位和3個位長的同步頭，信息量最大長度為32個字，傳輸方式為半雙工方式，傳輸協(xié)議為命令/響應(yīng)方式；故障容錯有典型的雙冗余方式，第二條總線處于熱備份狀態(tài)；總線系統(tǒng)能掛31個終端，傳輸媒介為屏蔽雙絞線。適用于變壓器耦合方式，通過電纜可靠傳輸?shù)拈L度可以超過30米。

選用1553B協(xié)議芯片的BU-61580來實現(xiàn)1553B總線功能，BU-61580包含微處理器和1553B總線之間完備的接口，可以實現(xiàn)BC、RT、BM三種工作模式，封裝為70引腳的DIP，傳輸時使用1.41:1的變壓器。集成一個半雙工編碼/解碼器，完整的總線控制協(xié)議，存儲器管理電路和中斷邏輯電路，處理器接口邏輯，提供4K×16的片內(nèi)靜態(tài)共享RAM與處理器總線之間的緩沖接口，為微處理器和1553B總線之間提供了完整、靈活的接口電路。

基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置的接口電路的設(shè)計上，由于數(shù)據(jù)處理和管控單機(jī)采用主備冷備份設(shè)計，光纖接口主備4+4路至DBF分機(jī)，實現(xiàn)DBF分機(jī)的遙控遙測及點跡數(shù)據(jù)的傳輸；二次電源的遙控在單機(jī)內(nèi)部完成主備冷備份交換設(shè)計，OC指令輸出。本系統(tǒng)裝置外部接口可采用RS422接口和LVDS電平接口。

基于VPX總線的星載雷達(dá)數(shù)據(jù)處理及管控裝置的電源電路設(shè)計上，本裝置采用的核電壓為1.0V，IO電壓為3.3V，輔助電壓為2.5V，高速串行模塊收發(fā)電壓為1.2V，DDR2參考電壓為0.9V。本系統(tǒng)裝置可采用LTM系列電源模塊和LDO電源模塊進(jìn)行電路設(shè)計。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。