本發(fā)明涉及一種高速串口通訊系統(tǒng)領域，特別是一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)。

背景技術：

在高速串口通訊系統(tǒng)中，由于受到噪聲的影響，數(shù)據(jù)在傳輸時會產生延遲或者幅度失真，因此在接收端需要對數(shù)據(jù)重新進行定位，即時鐘數(shù)據(jù)恢復。串口通訊的接收器接收衰減的輸入串行信號，并需要根據(jù)其跳變沿信息提取出時鐘信息，從提取出的時鐘信息可以估計數(shù)據(jù)相位的狀態(tài)。由于時鐘信息隱藏在所要傳輸?shù)拇袛?shù)據(jù)中，接收通道中的時鐘和數(shù)據(jù)恢復電路必須采用特定的算法，能夠根據(jù)本地時鐘和輸入數(shù)據(jù)的相位差來正確的調整本地采樣時鐘的相位，以保證采樣時鐘的相位能夠位于輸入數(shù)據(jù)碼元的中間位置。

現(xiàn)有時鐘數(shù)據(jù)恢復電路一般采用全速率或半速率結構，在高速串行數(shù)據(jù)恢復時，對采樣時鐘的頻率要求較高，提高了時鐘電路的設計難度。

技術實現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術的上述不足，提供一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，降低了采樣時鐘的頻率，采樣時鐘的頻率為數(shù)據(jù)速率的1/4，使得時鐘電路的設計簡化，同時降低了電路的動態(tài)功耗。

本發(fā)明的上述目的是通過如下技術方案予以實現(xiàn)的：

一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，包括接收均衡器模塊、1/4速率alexander鑒相器模塊、串轉并模塊、電荷泵模塊、比較器模塊、計數(shù)器模塊、第一延遲鎖相環(huán)模塊、8相參考時鐘模塊、相位選擇/相位插值模塊、第二延遲鎖相環(huán)模塊、相位選擇控制模塊和相位插值控制模塊；

接收均衡器模塊：接收外部光電轉換模塊傳來的1.25GHz的串行信號，對串行信號進行補償，生成補償后的串行信號；并將補償后的串行信號傳輸至1/4速率alexander鑒相器模塊；

第一延遲鎖相環(huán)模塊：生成312.5MHz的參考時鐘信號，并將參考時鐘信號等值轉換為8相參考時鐘信號，并將8相參考時鐘信號傳輸至相位選擇/相位插值模塊；

計數(shù)器模塊：接收比較器模塊傳來的高信號或低信號，對高信號或低信號進行計數(shù)并累加，生成7bit的控制信號；輸出的7bit的控制信號將高3位bit信號傳輸至相位選擇控制模塊；將低4位bit信號傳輸至相位插值控制模塊；

相位選擇控制模塊：接收計數(shù)器模塊傳來的高3位bit信號，發(fā)出相位選擇控制信號至相位選擇/相位插值模塊；

相位插值控制模塊：接收計數(shù)器模塊傳來的低4位bit信號，發(fā)出相位插值控制信號至相位選擇/相位插值模塊；

相位選擇/相位插值模塊：接收第一延遲鎖相環(huán)模塊傳來的8相參考時鐘信號；接收相位插值控制模塊傳來的相位選擇控制信號，從8相參考時鐘信號選擇一相需要的采樣時鐘信號；接收相位插值控制模塊傳來的相位插值控制信號，對所選的一相需要的采樣時鐘信號進行相位插值處理，得到相位插值后的采樣時鐘信號；并將相位插值后的采樣時鐘信號傳輸至第二延遲鎖相環(huán)模塊；

第二延遲鎖相環(huán)模塊：接收相位選擇/相位插值模塊傳來的相位插值后的采樣時鐘信號，將相位插值后的采樣時鐘信號轉換為8相恢復采樣時鐘信號，并將8相恢復采樣時鐘信號傳輸至1/4速率alexander鑒相器模塊；

1/4速率alexander鑒相器模塊：接收均衡器模塊傳來的補償后的串行信號；接收第二延遲鎖相環(huán)模塊傳來的8相恢復采樣時鐘信號；8相恢復采樣時鐘信號分別對補償后的串行信號進行相位鎖定，生成4路UP信號和4路DN信號的充放電控制信號，并將充放電控制信號發(fā)送至電荷泵模塊，控制電荷泵模塊中電流源對電容充電和放電；相位鎖定時，其中4相恢復采樣時鐘信號的跳變沿與串行信號的跳變沿對齊，其余4相恢復采樣時鐘信號作為采樣時鐘，對串行數(shù)據(jù)進行采樣，得到采樣串行數(shù)據(jù)，并將采樣串行數(shù)據(jù)輸入至串轉并模塊；

串轉并模塊：接收1/4速率alexander鑒相器模塊傳來的采樣串行數(shù)據(jù)，進行串轉并處理后輸出至外部MAC；

電荷泵模塊：電荷泵模塊包括16個電流源，第一電容、第二電容和一個比較器；接收1/4速率alexander鑒相器模塊傳來的充放電控制信號；控制電流源對第一電容和第二電容分別進行充電和放電；將第一電容壓和第二電容的電壓值輸出至比較器模塊；

比較器模塊：接收電荷泵模塊傳來的第一電容壓和第二電容的電壓值，對第一電容壓和第二電容的電壓值進行比較，生成高信號或低信號，將高信號或低信號傳輸至計數(shù)器模塊。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，所述8相參考時鐘信號為將312.5MHz的參考時鐘信號等間隔延遲8相，相鄰相參考時鐘信號等間隔延遲角度為45°，8相參考時鐘信號角度分別為0°，45°，90°，135°，180°，225°，270°和315°；每相參考時鐘均接收312.5MHz的參考時鐘信號。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，所述8相恢復采樣時鐘信號為將相位插值后的采樣時鐘信號等間隔延遲8相，相鄰相參考時鐘等間隔延遲角度為45°，8相恢復采樣時鐘信號角度分別為0°，45°，90°，135°，180°，225°，270°和315°；每相參考時鐘均接收值與相位插值后的采樣時鐘信號值相等。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，跳變沿與串行信號的跳變沿對齊的4相恢復采樣時鐘信號信號角度分別0°，90°，180°和270°。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，作為采樣時鐘的4恢復采樣時鐘信號角度分別45°，135°，225°和315°。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，所述1/4速率alexander鑒相器模塊包括第一D觸發(fā)器、第二D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器、第八D觸發(fā)器、第一異或門、第二異或門、第三異或門、第四異或門、第五異或門、第六異或門、第七異或門和第八異或門；第一D觸發(fā)器、第二D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器和第八D觸發(fā)器并聯(lián)連接；八個D觸發(fā)器的D端口串聯(lián)后連接DATA端；第一D觸發(fā)器的CLK端與CLK0連接、第二D觸發(fā)器的CLK端與CLK45連接、第三D觸發(fā)器的CLK端與CLK90連接、第四D觸發(fā)器的CLK端與CLK135連接、第五D觸發(fā)器的CLK端與CLK180連接、第六D觸發(fā)器的CLK端與CLK225連接、第七D觸發(fā)器的CLK端與CLK270連接、第八D觸發(fā)器的CLK端與CLK315連接；第一D觸發(fā)器的Q端與第一異或門和第八異或門連接、第二D觸發(fā)器的Q端與第一異或門和第二異或門連接、第三D觸發(fā)器的Q端與第二異或門和第三異或門連接、第四D觸發(fā)器的Q端與第三異或門和第四異或門連接、第五D觸發(fā)器的Q端與第四異或門和第五異或門連接、第六D觸發(fā)器的Q端與第五異或門和第六異或門連接、第七D觸發(fā)器的Q端與第六異或門和第七異或門連接、第八D觸發(fā)器的Q端與第七異或門和第八異或門連接。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，所述第一異或門輸出UP1信號、第二異或門輸出DN1信號、第三異或門輸出UP2信號、第四異或門輸出DN1信號、第五異或門輸出UP3信號、第六異或門輸出DN3信號、第七異或門輸出UP4信號，第八異或門輸出DN4信號；共四個UP信號和4個DN信號。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，所述電荷泵模塊包括16個電流源，第一電容、第二電容和一個比較器；其中8個電流源并聯(lián)后，一端接地，同時接第一電容和比較器的正端；其余電流源并聯(lián)后，一端接地，同時接第二電容和比較器的負端。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，所述比較器的正端與第一電容連接；比較器的負端與第二電容連接；當?shù)谝浑娙蓦妷褐荡笥诘扔诘诙娙蓦妷褐禃r，比較器輸出高信號；第一電容電壓值小于第二電容電壓值時，比較器輸出低信號。

在上述的一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，所述計數(shù)器模塊接收比較器模塊傳來的高信號時計數(shù)值加1，接收比較器模塊傳來的低信號時計數(shù)值減1，每當計數(shù)器計數(shù)值變化時，生成7bit的控制信號。

本發(fā)明與現(xiàn)有技術相比具有如下優(yōu)點：

(1)本發(fā)明采用了包括1/4速率alexander鑒相器模塊，電荷泵模塊，比較器模塊，計數(shù)器模塊，相位選擇/相位插值模塊和延遲鎖相環(huán)模塊等，其特征在于，先進的、低采樣速率的結構實現(xiàn)了串口通訊系統(tǒng)的時鐘和數(shù)據(jù)恢復、低動態(tài)功耗，在快速恢復時鐘和數(shù)據(jù)的同時，降低了鎖相環(huán)的設計難度和整個電路的功耗；

(2)本發(fā)明是一種二進制型鑒相器，鑒相輸出僅有兩種結果狀態(tài)，反映了輸入數(shù)據(jù)和時鐘的相位超前、滯后的關系。采樣時鐘的速率為數(shù)據(jù)速率的1/4，采用八路時鐘對數(shù)據(jù)進行采樣，降低了提供參考時鐘的頻率跟蹤環(huán)路的設計要求；

(3)本發(fā)明相位選擇是從參考的八相位時鐘中直接選取與目標相位最近接的時鐘信號，相位插值是對所選擇的一相時鐘，通過插值操作逐步縮小和目標時鐘的相位差。利用可調控的相位選擇器、插值器來獲得精確相位的時鐘信號，得到最佳數(shù)據(jù)采樣時鐘。

附圖說明

圖1為本發(fā)明系統(tǒng)總體結構框圖；

圖2為本發(fā)明1/4速率Alexander鑒相器模塊示意圖；

圖3為本發(fā)明電荷泵模塊示意圖；

圖4為本發(fā)明為本發(fā)明的相位選擇/相位插值模塊原理圖。

具體實施方式

下面結合附圖和具體實施例對本發(fā)明作進一步詳細的描述：

如圖1所示為系統(tǒng)總體結構框圖，由圖可知一種低采樣率的串口通訊時鐘數(shù)據(jù)恢復系統(tǒng)，其特征在于：包括接收均衡器模塊、1/4速率alexander鑒相器模塊、串轉并模塊、電荷泵模塊、比較器模塊、計數(shù)器模塊、第一延遲鎖相環(huán)模塊、8相參考時鐘模塊、相位選擇/相位插值模塊、第二延遲鎖相環(huán)模塊、相位選擇控制模塊和相位插值控制模塊；

接收均衡器模塊：接收外部光電轉換模塊傳來的1.25GHz的串行信號，對串行信號進行補償，生成補償后的串行信號；并將補償后的串行信號傳輸至1/4速率alexander鑒相器模塊；

第一延遲鎖相環(huán)模塊：生成312.5MHz的參考時鐘信號，并將參考時鐘信號等值轉換為8相參考時鐘信號，即將312.5MHz的參考時鐘信號等間隔延遲8相，相鄰相參考時鐘信號等間隔延遲角度為45°，8相參考時鐘信號角度分別為0°，45°，90°，135°，180°，225°，270°和315°；每相參考時鐘均接收312.5MHz的參考時鐘信號；并將8相參考時鐘信號傳輸至相位選擇/相位插值模塊；

計數(shù)器模塊：接收比較器模塊傳來的高信號或低信號，對高信號或低信號進行計數(shù)并累加，生成7bit的控制信號；輸出的7bit的控制信號將高3位bit信號傳輸至相位選擇控制模塊；將低4位bit信號傳輸至相位插值控制模塊；

相位選擇控制模塊：接收計數(shù)器模塊傳來的高3位bit信號，發(fā)出相位選擇控制信號至相位選擇/相位插值模塊；

相位插值控制模塊：接收計數(shù)器模塊傳來的低4位bit信號，發(fā)出相位插值控制信號至相位選擇/相位插值模塊；

相位選擇/相位插值模塊：接收第一延遲鎖相環(huán)模塊傳來的8相參考時鐘信號；接收相位插值控制模塊傳來的相位選擇控制信號，從8相參考時鐘信號選擇一相需要采樣的時鐘信號；接收相位插值控制模塊傳來的相位插值控制信號，對所選的一相需要采樣的時鐘信號進行相位插值處理，得到相位插值后的采樣時鐘信號；并將相位插值后的采樣時鐘信號傳輸至第二延遲鎖相環(huán)模塊；

第二延遲鎖相環(huán)模塊：接收相位選擇/相位插值模塊傳來的相位插值后的采樣時鐘信號，將相位插值后的采樣時鐘信號轉換為8相恢復采樣時鐘信號，即將相位插值后的采樣時鐘信號等間隔延遲8相，相鄰相參考時鐘等間隔延遲角度為45°，8相恢復采樣時鐘信號角度分別為0°，45°，90°，135°，180°，225°，270°和315°；每相參考時鐘均接收值與相位插值后的采樣時鐘信號值相等。并將8相恢復采樣時鐘信號傳輸至1/4速率alexander鑒相器模塊；

1/4速率alexander鑒相器模塊：接收均衡器模塊傳來的補償后的串行信號；接收第二延遲鎖相環(huán)模塊傳來的8相恢復采樣時鐘信號；8相恢復采樣時鐘信號分別對補償后的串行信號進行相位鎖定，生成4路UP信號和4路DN信號的充放電控制信號，并將充放電控制信號發(fā)送至電荷泵模塊，控制電荷泵模塊中電流源對電容充電和放電；相位鎖定時，其中4相恢復采樣時鐘信號的跳變沿與串行信號的跳變沿對齊，跳變沿與串行信號的跳變沿對齊的4相恢復采樣時鐘信號信號角度分別0°，90°，180°和270°；其余4恢復采樣時鐘信號作為采樣時鐘，采樣時鐘的4恢復采樣時鐘信號角度分別45°，135°，225°和315°。對串行數(shù)據(jù)進行采樣，得到采樣串行數(shù)據(jù)，并將采樣串行數(shù)據(jù)輸入至串轉并模塊；

串轉并模塊：接收1/4速率alexander鑒相器模塊傳來的采樣串行數(shù)據(jù)，進行串轉并處理后輸出至外部MAC；

電荷泵模塊：電荷泵模塊包括16個電流源，第一電容、第二電容和一個比較器；接收1/4速率alexander鑒相器模塊傳來的充放電控制信號；控制電流源對第一電容和第二電容分別進行充電和放電；將第一電容壓和第二電容的電壓值輸出至比較器模塊。

比較器模塊：接收電荷泵模塊傳來的第一電容壓和第二電容的電壓值，對第一電容壓和第二電容的電壓值進行比較，生成高信號或低信號，將高信號或低信號傳輸至計數(shù)器模塊；

如圖2所示為1/4速率Alexander鑒相器模塊示意圖，由圖可知，1/4速率alexander鑒相器模塊包括第一D觸發(fā)器、第二D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器、第八D觸發(fā)器、第一異或門、第二異或門、第三異或門、第四異或門、第五異或門、第六異或門、第七異或門和第八異或門；第一D觸發(fā)器、第二D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器和第八D觸發(fā)器并聯(lián)連接；八個D觸發(fā)器的D端口串聯(lián)后連接DATA端；第一D觸發(fā)器的CLK端與CLK0連接、第二D觸發(fā)器的CLK端與CLK45連接、第三D觸發(fā)器的CLK端與CLK90連接、第四D觸發(fā)器的CLK端與CLK135連接、第五D觸發(fā)器的CLK端與CLK180連接、第六D觸發(fā)器的CLK端與CLK225連接、第七D觸發(fā)器的CLK端與CLK270連接、第八D觸發(fā)器的CLK端與CLK315連接；第一D觸發(fā)器的Q端與第一異或門和第八異或門連接、第二D觸發(fā)器的Q端與第一異或門和第二異或門連接、第三D觸發(fā)器的Q端與第二異或門和第三異或門連接、第四D觸發(fā)器的Q端與第三異或門和第四異或門連接、第五D觸發(fā)器的Q端與第四異或門和第五異或門連接、第六D觸發(fā)器的Q端與第五異或門和第六異或門連接、第七D觸發(fā)器的Q端與第六異或門和第七異或門連接、第八D觸發(fā)器的Q端與第七異或門和第八異或門連接。

第一異或門輸出UP1信號、第二異或門輸出DN1信號、第三異或門輸出UP2信號、第四異或門輸出DN1信號、第五異或門輸出UP3信號、第六異或門輸出DN3信號、第七異或門輸出UP4信號，第八異或門輸出DN4信號；共四個UP信號和4個DN信號。

如圖3所示為電荷泵模塊示意圖，由圖可知，Alexander型鑒相器只能檢測出輸入數(shù)據(jù)和時鐘的相位差的極性，不能給出幅值上的信息。Alexander型鑒相器的優(yōu)點是具有數(shù)字電路的特征，鑒相增益高，對工藝條件不敏感。1/4速率Alexander型鑒相器比較數(shù)據(jù)和八相時鐘的相位關系，如果數(shù)據(jù)相位超前于時鐘相位，則四個DN信號輸出高，四個UP信號為低，比較器正端放電，負端充電，比較結果為0；反之如果數(shù)據(jù)相位滯后于時鐘相位，則四個DN信號為低，四個UP信號為高，比較器正端充電，負端放電，比較結果為1。

電荷泵模塊包括16個電流源，第一電容、第二電容和一個比較器；其中8個電流源并聯(lián)后，一端接地，同時接第一電容和比較器的正端；其余電流源并聯(lián)后，一端接地，同時接第二電容和比較器的負端。1/4速率alexander鑒相器輸出的UP和DN信號控制16組電流源對兩個電容進行充電和放電，比較器判斷兩個電容上電壓的高低，輸出的信號作為計數(shù)器的輸入。

比較器的正端與第一電容連接；比較器的負端與第二電容連接；當?shù)谝浑娙蓦妷褐荡笥诘扔诘诙娙蓦妷褐禃r，比較器輸出高信號；第一電容電壓值小于第二電容電壓值時，比較器輸出低信號。

當計數(shù)器模塊接收比較器模塊傳來的高信號時計數(shù)器計數(shù)值加1，當接收比較器模塊傳來的低信號時計數(shù)器計數(shù)值減1，每當計數(shù)器計數(shù)值變化時生成7bit的控制信號。

如圖4所示為相位選擇/相位插值模塊原理圖，由圖可知，相位選擇是從參考的八相位時鐘中直接選取與目標相位最近接的時鐘信號，相位插值是對所選擇的一相時鐘，通過插值操作逐步縮小和目標時鐘的相位差。相位插值電路通過逐位改變16bit控制位，來改變相位插值模塊輸出電流的大小，可以得到插值輸出的時鐘波形，權重控制位按照溫度計碼形式從0000 0000 0000 0000變化到1111 1111 1111 1111，產生16個相鄰時鐘相位的間隔。由于本設計中每條支路導通時產生的電流大小不一，所以當權重系數(shù)逐位依次改變時，相鄰時鐘相位的間隔變化也不是相等的。相位選擇/相位插值電路對八相參考時鐘進行選擇、插值操作輸出一對正交時鐘進入延遲鎖相環(huán)，延遲鎖相環(huán)產生八相時鐘分別對輸入數(shù)據(jù)采樣。直到八相采用時鐘中四相時鐘對準數(shù)據(jù)的跳變沿，則剩下的四相時鐘此時肯定對準數(shù)據(jù)中間，這四相時鐘就是所恢復的數(shù)據(jù)采樣時鐘。

本發(fā)明說明書中未作詳細描述的內容屬本領域技術人員的公知技術。