本發(fā)明涉及有理函數(shù)實(shí)現(xiàn)電路技術(shù)，具體涉及一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)電路及實(shí)現(xiàn)方法。

背景技術(shù)：

有理函數(shù)是多項(xiàng)式除法的商，有時也被稱為代數(shù)分?jǐn)?shù)，一個有理函數(shù)f(x)可以寫成如(1)式的形式。

其中，m和n是自然數(shù)，b_i不全為零。有理函數(shù)在電路、控制、通訊等領(lǐng)域有著廣泛的應(yīng)用，例如一個系統(tǒng)的傳遞函數(shù)經(jīng)常會使用有理函數(shù)來表示。通過部分分式分解，一個高階的有理函數(shù)可以分解為多個低階有理函數(shù)和的形式，其中最常見的低階有理函數(shù)具有(2)和(3)式的形式。

(2)式中的r和p為實(shí)數(shù)；(3)中p,q,a,b為實(shí)數(shù)，由于極點(diǎn)和零點(diǎn)具有共軛的特性，因此也常被稱為復(fù)共軛有理函數(shù)對，其可以進(jìn)一步寫成系數(shù)為實(shí)數(shù)的形式：

(4)式中的變量x的系數(shù)都為實(shí)數(shù)。

當(dāng)進(jìn)行電路綜合時，常使用形如(1)式的有理函數(shù)指定一個電路的阻抗，為了找到給定阻抗的實(shí)現(xiàn)電路，通?？梢韵仁褂貌糠址质椒纸鈱⒏唠A的有理函數(shù)分解成低階有理函數(shù)和的形式，從而只要找到每個低階有理函數(shù)的實(shí)現(xiàn)電路，就可以通過串聯(lián)的形式實(shí)現(xiàn)給定有理函數(shù)的阻抗特性。因此找到(2)式和(3)式的實(shí)現(xiàn)電路及參數(shù)計(jì)算方法具有非常重要的意義。

對于形如(2)式的1階有理函數(shù)表示的阻抗，可以使用圖1中的電路形式來實(shí)現(xiàn)，其中電阻和電容的參數(shù)可以使用如下的公式計(jì)算。

對于形如(3)式的2階有理函數(shù)表示的阻抗，可用如圖2所示的電路實(shí)現(xiàn)，其中的參數(shù)可以使用如下的公式計(jì)算：

其中：

雖然如圖2所示的電路可以實(shí)現(xiàn)任意給定的2階有理函數(shù)表示的阻抗，但這種類型的電路參數(shù)容易產(chǎn)生很小的數(shù)值；如文獻(xiàn)“A.Lima,B.Gustavsen and A.Fernandes；Inaccuracies in network realization of rational models due to finite precision of RLC branches；Proc.of IPST’07 International Power System Transients Conference,Lyon,France,2007”中所指出的那樣，由于計(jì)算機(jī)表示數(shù)據(jù)的精度總是有限的，在某些情況下圖2所示的實(shí)現(xiàn)電路會產(chǎn)生一定的誤差；而且在對電路進(jìn)行進(jìn)行數(shù)值仿真的時候，極端的參數(shù)數(shù)值也容易導(dǎo)致較大的仿真誤差。

技術(shù)實(shí)現(xiàn)要素：

針對上述問題，本發(fā)明提供一種可用于電磁暫態(tài)仿真、電路分析和仿真、控制以及通信等領(lǐng)域的，元件參數(shù)值具有更加合理的數(shù)值范圍，從而提高了計(jì)算機(jī)表示的精度的復(fù)共軛有理函數(shù)對的電路實(shí)現(xiàn)方法。

為解決上述問題，本發(fā)明采取的技術(shù)方案為：一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)電路，包括第一電阻與電感串聯(lián)組成的第一支路，電導(dǎo)與電容串聯(lián)組成的第二支路；第一支路與第二支路并聯(lián)后與第二電阻串聯(lián)。

一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)方法，包括如下步驟：

步驟一、把有理函數(shù)寫成復(fù)共軛有理函數(shù)對如下阻抗的形式：

步驟二、設(shè)計(jì)阻抗實(shí)現(xiàn)電路

第一電阻與電感串聯(lián)組成第一支路，電導(dǎo)與電容串聯(lián)組成第二支路；

第一支路與第二支路并聯(lián)后與第二電阻串聯(lián)；

步驟三、配置實(shí)現(xiàn)電路中各元件參數(shù)計(jì)算公式

其中，

u＝2p,v＝2(ap+bq),r＝-2a,s＝a²+b²

α＝4s-r²,β＝-(4u+2vr/s),χ＝-(v/s)² (10)

R₁、R₂單位為歐姆，L單位為亨利，G單位為西門子，C單位為法。

本發(fā)明提出一種新的電路結(jié)構(gòu)及參數(shù)計(jì)算方法用來實(shí)現(xiàn)任意指定的2階有理函數(shù)表示的阻抗，而且其參數(shù)具有更加合理的數(shù)值范圍，從而提高了計(jì)算機(jī)表示的精度，避免由于計(jì)算機(jī)有限精度表示所造成的誤差。

附圖說明

圖1一階有理函數(shù)阻抗的實(shí)現(xiàn)電路；

圖2二階有理函數(shù)阻抗的實(shí)現(xiàn)電路；

圖3本發(fā)明二階有理函數(shù)阻抗的改進(jìn)實(shí)現(xiàn)電路。

具體實(shí)施方式

一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)電路，包括第一電阻R₁與電感L串聯(lián)組成的第一支路，電導(dǎo)G與電容C串聯(lián)組成的第二支路；第一支路與第二支路并聯(lián)后與第二電阻R₂串聯(lián)。

一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)方法，包括如下步驟：

步驟一、把有理函數(shù)寫成復(fù)共軛有理函數(shù)對如下阻抗的形式：

步驟二、設(shè)計(jì)阻抗實(shí)現(xiàn)電路

第一電阻R₁與電感L串聯(lián)組成第一支路，電導(dǎo)G與電容C串聯(lián)組成第二支路；第一支路與第二支路并聯(lián)后與第二電阻R₂串聯(lián)；

步驟三、配置實(shí)現(xiàn)電路中各元件參數(shù)計(jì)算公式

對于任意給定的2階有理函數(shù)表示的阻抗如式8，

其可以使用如圖3所示的新型電路結(jié)構(gòu)實(shí)現(xiàn)，相比于圖2中的實(shí)現(xiàn)電路，新的電路增加一個電阻，并調(diào)整了電路實(shí)現(xiàn)的結(jié)構(gòu)。圖3電路中的參數(shù)可以使用如下的公式計(jì)算得到：

其中，

u＝2p,v＝2(ap+bq),r＝-2a,s＝a²+b²

α＝4s-r²,β＝-(4u+2vr/s),χ＝-(v/s)² (10)

R₁、R₂單位為歐姆，L單位為亨利，G單位為西門子，C單位為法。

給定一組形如(3)式的復(fù)共軛有理函數(shù)對，其參數(shù)如表1所示，對于每對復(fù)共軛有理函數(shù)，尋找相應(yīng)的實(shí)現(xiàn)電路，使得電路的端口阻抗具有給定復(fù)共軛有理函數(shù)對的阻抗特性。

表1復(fù)共軛有理函數(shù)對的a、b、p、q參數(shù)

如果使用圖2中的電路結(jié)構(gòu)實(shí)現(xiàn)表1中的復(fù)共軛有理函數(shù)對，則實(shí)現(xiàn)電路中的參數(shù)如表2所示。

表2實(shí)現(xiàn)電路的R、L、G、C參數(shù)

如果使用圖3中的電路結(jié)構(gòu)實(shí)現(xiàn)表1中的復(fù)共軛有理函數(shù)對，則實(shí)現(xiàn)電路中的參數(shù)如表3所示。

表3實(shí)現(xiàn)電路的R、L、G、C參數(shù)

通過對比表2和表3可以發(fā)現(xiàn)，圖2中有些元件的參數(shù)值比較極端，尤其是電感L的數(shù)值非常小，這為電路的計(jì)算和仿真帶來一定的困難；而使用圖3中新的電路結(jié)構(gòu)，所得到的元件參數(shù)值處于更加合理的數(shù)值范圍內(nèi)。

上述實(shí)施例為本發(fā)明的一個典型應(yīng)用場景，但本發(fā)明的實(shí)施方式并不受上述實(shí)施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。