本發(fā)明涉及集成電路設(shè)計技術(shù)領(lǐng)域，更具體地說，涉及一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取和智能設(shè)計驗證方法。

背景技術(shù)：

隨著半導(dǎo)體工藝技術(shù)的發(fā)展以及集成電路設(shè)計復(fù)雜度的提高，如何提高集成電路的可靠性是本領(lǐng)域技術(shù)人員關(guān)注的重點。眾所周知，靜電引發(fā)的電荷在釋放的過程中會產(chǎn)生瞬間巨大的電流或電壓脈沖，從而對集成電路造成損壞。因此，為了盡量避免靜電對集成電路的損壞，通常集成電路設(shè)置有靜電保護(hù)結(jié)構(gòu)(ESD protection)，在出現(xiàn)靜電時對集成電路進(jìn)行保護(hù)。

通常，集成電路的設(shè)計流程包括：定義集成電路的性能參數(shù)，選擇電路的拓?fù)浣Y(jié)構(gòu)，構(gòu)造電路圖，利用器件模型和電路仿真器對該電路進(jìn)行第一次仿真，完成電路的版圖設(shè)計，進(jìn)行版圖物理設(shè)計驗證后，再進(jìn)行電路的第二次仿真。其中集成電路的版圖物理設(shè)計驗證過程包括：檢查版圖數(shù)據(jù)是否遵循指定的設(shè)計規(guī)則(稱為DRC)，提取器件并生成電路網(wǎng)表，并將該從版圖提取的電路網(wǎng)表與原始電路圖進(jìn)行比較(稱為LVS)，提取版圖寄生參數(shù)(例如電阻，電容，電感等)。這些提取的版圖寄生參數(shù)將被包括在由版圖提取的電路圖中進(jìn)行仿真，即進(jìn)行第二次仿真。如果第二次仿真的結(jié)果與第一次仿真的結(jié)果在預(yù)設(shè)的接受范圍內(nèi)取得一致，則該集成電路的設(shè)計滿足設(shè)定的設(shè)計目標(biāo)。然后將該集成電路設(shè)計進(jìn)行打包(稱為tapeout)，發(fā)送給代工廠進(jìn)行加工生產(chǎn)。

同樣，靜電保護(hù)結(jié)構(gòu)的設(shè)計與驗證也應(yīng)該遵循上述集成電路的設(shè)計流程。但發(fā)明人發(fā)現(xiàn)目前靜電保護(hù)結(jié)構(gòu)的設(shè)計通常采用基于經(jīng)驗的試錯方式，該方法費(fèi)時費(fèi)力，不能滿足日益快速發(fā)展的集成電路的發(fā)展需求。除此，集成電路中存在寄生的靜電保護(hù)結(jié)構(gòu)，該寄生的靜電保護(hù)結(jié)構(gòu)可能在特意設(shè)計的靜電保護(hù)結(jié)構(gòu)開啟之前就已經(jīng)導(dǎo)通，進(jìn)而造成靜電保護(hù)結(jié)構(gòu)失效。

因此，如何提供一種集成電路的靜電保護(hù)結(jié)構(gòu)的提取方法，以使靜電保護(hù)結(jié)構(gòu)與集成電路協(xié)同設(shè)計，實現(xiàn)靜電放電功能的全芯片靜電保護(hù)結(jié)構(gòu)的仿真和驗證，是當(dāng)前亟待解決的一大技術(shù)問題。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取和智能驗證方法，實現(xiàn)了基于靜電放電功能的智能化全芯片靜電保護(hù)結(jié)構(gòu)的仿真和驗證。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取方法，包括：

預(yù)先定義靜電保護(hù)結(jié)構(gòu)，含基礎(chǔ)靜電保護(hù)器件和子電路，生成靜電保護(hù)結(jié)構(gòu)定義文件，所述基礎(chǔ)靜電保護(hù)器件至少包括陽極正端子以及陰極負(fù)端子，所述靜電保護(hù)結(jié)構(gòu)定義文件記錄有所述靜電保護(hù)結(jié)構(gòu)中所述基礎(chǔ)靜電保護(hù)器件的器件結(jié)構(gòu)信息和電路連接關(guān)系；

獲取集成電路版圖中，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)器件和子電路為待提取的靜電保護(hù)結(jié)構(gòu)。

采用兩種獲取方法：第一種提取方法主要提取單個靜電保護(hù)器件，例如二極管。為進(jìn)一步提高提取效率，采用兩種提取約束條件。第一種提取約束條件是所述集成電路版圖在設(shè)計時，預(yù)先設(shè)定的靜電保護(hù)器件版圖定義識別層，所述靜電保護(hù)器件版圖定義識別層表征所述集成電路版圖中具有靜電保護(hù)器件的區(qū)域。第二種提取約束條件是所述獲取集成電路版圖中，所述靜電保護(hù)結(jié)構(gòu)的陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連。據(jù)此，在處理復(fù)雜且大的版圖時，軟件只需要對特定的版圖區(qū)域進(jìn)行操作，因而大大提高靜電保護(hù)結(jié)構(gòu)提取的精度和效率。第二種提取方法主要用于提取多個器件組成的靜電保護(hù)子電路結(jié)構(gòu)。本方法將主要采用一種新的基于分析器件電路連接特征的技術(shù)，快速識別并提取復(fù)雜靜電保護(hù)結(jié)構(gòu)，包含子電路。例如ggNMOS,ggPMOS,gcNMOS,gcPMOS,R-NPNBJT,R-PNPBJT,SCR，以及由此組成的其他子電路結(jié)構(gòu)，其共同特點是通過各種電路連接來形成不同的靜電保護(hù)結(jié)構(gòu)。本方法對已有基礎(chǔ)電子器件的電路連線特性分析，通過對比來實現(xiàn)快速精確的提取各種靜電保護(hù)子電路結(jié)構(gòu)。

優(yōu)選的，還包括：

獲取所述集成電路版圖的目標(biāo)標(biāo)識，所述目標(biāo)標(biāo)識為所述集成電路版圖在設(shè)計時，預(yù)先設(shè)定的靜電保護(hù)器件版圖定義識別層，所述靜電保護(hù)器件版圖定義識別層表征所述集成電路版圖中具有靜電保護(hù)器件的區(qū)域；

相應(yīng)的，所述獲取集成電路版圖中，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)器件為待提取的靜電保護(hù)結(jié)構(gòu)，包括：

獲取所述靜電保護(hù)器件版圖定義識別層所指示的區(qū)域內(nèi)，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)器件為待提取的靜電保護(hù)結(jié)構(gòu)。

優(yōu)選的，所述基礎(chǔ)電子器件包括：二極管、三極管、MOS管、電阻、電容以及電感；

所述靜電保護(hù)結(jié)構(gòu)由基礎(chǔ)電子器件組成包括：二極管串(diode string)、柵極接地型NMOS(ggNMOS)和PMOS(ggPMOS)、柵極耦合型NMOS(gcNMOS)和PMOS(gcPMOS)、電阻協(xié)助觸發(fā)三極管(R-NPNBJT、R-PNPBJT)、和各種可控硅閘流管SCR(silicon controlled rectifier)。

優(yōu)選的，還包括：

獲取每個所述靜電保護(hù)結(jié)構(gòu)的靜電放電參數(shù)，，所述靜電電性參數(shù)包括靜電觸發(fā)電壓(V_t1)、靜電觸發(fā)電流(I_t1)、保持電壓(V_h)、保持電流(I_h)、放電導(dǎo)通電阻(R_ON)、擊穿電壓(V_t2)以及熱失效電流(I_t2)。

優(yōu)選的，還包括：

獲取所述焊盤與所述靜電保護(hù)結(jié)構(gòu)的所述陽極正端子或所述陰極負(fù)端子之間的連線(bus)直流集總電阻的阻值；

根據(jù)所述走線電阻以及所述靜電保護(hù)結(jié)構(gòu)，生成所述集成電路版圖的芯片級靜電保護(hù)電路圖網(wǎng)表(ESD netlist)。

優(yōu)選的，所述獲取所述焊盤與所述靜電保護(hù)結(jié)構(gòu)的所述陽極正端子或所述陰極負(fù)端子之間的連線直流集總電阻的阻值，包括：

獲取兩個所述焊盤之間的所述靜電保護(hù)電路的連線的幾何信息，所述幾何信息包括所述靜電保護(hù)電路連線的長、寬、高；

根據(jù)所述幾何信息以及所述靜電保護(hù)電路連線材料的方塊電阻值，計算出所述連線直流集總電阻的阻值；

或，

抽取純電阻網(wǎng)絡(luò)，對所述純電阻網(wǎng)絡(luò)的兩個端口施加激勵電壓，獲取所述純電阻網(wǎng)絡(luò)的電流值，

根據(jù)所述電流值以及所述激勵電壓，確定所述純電阻網(wǎng)絡(luò)的電阻值為所述連線直流集總電阻的阻值。

優(yōu)選的，還包括：

獲取所述集成電路版圖的有效靜電放電路徑，所述有效放電路徑為從預(yù)設(shè)焊盤到參考焊盤之間的路徑，所述預(yù)設(shè)焊盤和所述參考焊盤之間至少包括一個所述靜電保護(hù)結(jié)構(gòu)和該靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻，其電路連接形式為串聯(lián)和并聯(lián)的任意組合，所述參考焊盤包括接地焊盤、電源焊盤、以及靜電沖擊測試時指定的其他焊盤。

一種基于靜電保護(hù)結(jié)構(gòu)的智能設(shè)計驗證方法，基于預(yù)先定義靜電保護(hù)結(jié)構(gòu)，包括：

根據(jù)每個所述靜電保護(hù)結(jié)構(gòu)的靜電放電參數(shù)，繪制芯片級靜電放電電壓分布圖、電流密度分布圖以及溫度分布圖；所述靜電放電電壓分布圖包括靜電觸發(fā)電壓、靜電保持電壓以及靜電擊穿電壓；所述電流密度分布圖包括熱失效電流。

優(yōu)選的，還包括：

比較所述靜電保護(hù)結(jié)構(gòu)的靜電放電電壓分布圖以及所述集成電路版圖中預(yù)設(shè)核心電路的擊穿電壓分布圖，

當(dāng)所述預(yù)設(shè)核心電路的擊穿電壓分布圖中節(jié)點的擊穿電壓低于所述靜電保護(hù)結(jié)構(gòu)的靜電放電電壓分布圖中同一節(jié)點的靜電放電電壓時，發(fā)送靜電失效警報信息。

優(yōu)選的，還包括：

當(dāng)所述預(yù)設(shè)核心電路的擊穿電壓分布圖中節(jié)點的擊穿電壓高于所述靜電保護(hù)結(jié)構(gòu)的靜電放電電壓分布圖中同一節(jié)點的靜電放電電壓時，比較所述靜電保護(hù)結(jié)構(gòu)的靜電放電電流密度分布圖和預(yù)設(shè)靜電保護(hù)目標(biāo)的預(yù)設(shè)電流容限值。

優(yōu)選的，還包括：

根據(jù)所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)和靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻的連接關(guān)系，確定所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)和靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻的連接關(guān)系；

根據(jù)所述連接關(guān)系，獲取集成電路版圖的有效靜電放電路徑的有效靜電放電參數(shù)，所述靜電放電參數(shù)包括靜電觸發(fā)電壓、靜電觸發(fā)電流、保持電壓、保持電流、放電導(dǎo)通電阻、擊穿電壓以及熱失效電流；

若所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)和靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻的連接關(guān)系為串聯(lián)連接，則，

確定所述有效靜電放電路徑的等效靜電觸發(fā)電壓等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)的靜電觸發(fā)電壓和由靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻引起的電壓降之和；

確定所述有效靜電放電路徑的等效靜電觸發(fā)電流等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)中的靜電觸發(fā)電流的最小值；

確定所述有效靜電放電路徑的等效放電導(dǎo)通電阻等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)的放電導(dǎo)通電阻和連線直流集總電阻之和；

確定所述有效靜電放電路徑的等效靜電保持電壓等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)的靜電保持電壓和由靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻引起的電壓降之和；

確定所述有效靜電放電路徑的等效靜電保持電流等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)中的靜電保持電流的最小值；

確定所述有效靜電放電路徑的等效靜電擊穿電壓等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)的靜電擊穿電壓和由靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻引起的電壓降之和；

確定所述有效靜電放電路徑的等效靜電熱失效電流等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)中的靜電熱失效電流的最小值；

若所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)和靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻的連接關(guān)系為串聯(lián)和并聯(lián)連接組合，則先，

確定并聯(lián)模塊的等效靜電觸發(fā)電壓等于所述并聯(lián)模塊中各靜電保護(hù)結(jié)構(gòu)的靜電觸發(fā)電壓之最小值；

確定并聯(lián)模塊的等效放電導(dǎo)通電阻等于所述并聯(lián)模塊中各靜電保護(hù)結(jié)構(gòu)的放電導(dǎo)通電阻并聯(lián)電阻之和；

確定并聯(lián)模塊的等效靜電保持電壓等于所述并聯(lián)模塊中各靜電保護(hù)結(jié)構(gòu)的靜電保持電壓的最小值；

確定并聯(lián)模塊的等效靜電擊穿電壓等于所述并聯(lián)模塊中各靜電保護(hù)結(jié)構(gòu)的靜電擊穿電壓的最小值；

確定并聯(lián)模塊的等效靜電熱失效電流等于所述并聯(lián)模塊中各靜電保護(hù)結(jié)構(gòu)中的靜電熱失效電流之和；

在完成確定所述并聯(lián)模塊的有效靜電放電參數(shù)后，按前述方法完成確定串聯(lián)的有效靜電放電參數(shù)，由此可確定所述集成電路版圖的有效靜電放電路徑的有效靜電放電參數(shù)。

優(yōu)選的，還包括：

獲取集成電路版圖中各靜電保護(hù)結(jié)構(gòu)以及相應(yīng)的走線集總電阻；

確定從預(yù)設(shè)焊盤到臨近的靜電保護(hù)結(jié)構(gòu)和相應(yīng)的走線集總電阻，直至參考焊盤的路徑為有效靜電放電路徑。

優(yōu)選的，還包括：

預(yù)先定義靜電沖擊測試等效電路，所述靜電沖擊測試等效電路輸出靜電放電沖擊脈沖信號；

將所述靜電放電沖擊脈沖信號輸入所述靜電保護(hù)電路圖網(wǎng)表，對所述集成電路版圖進(jìn)行靜電仿真。

與現(xiàn)有技術(shù)相比，本發(fā)明所提供的技術(shù)方案具有以下優(yōu)點：

本發(fā)明所提供的一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取方法，通過預(yù)先定義靜電保護(hù)結(jié)構(gòu)，生成靜電保護(hù)結(jié)構(gòu)定義文件，然后獲取集成電路版圖中，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)器件為待提取的靜電保護(hù)結(jié)構(gòu)。可見，本發(fā)明將靜電保護(hù)結(jié)構(gòu)提取從基礎(chǔ)靜電保護(hù)器件擴(kuò)展到復(fù)雜靜電保護(hù)結(jié)構(gòu)，進(jìn)而提高了從集成電路版圖提取靜電保護(hù)結(jié)構(gòu)的效率。本發(fā)明所提供的一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的智能設(shè)計驗證方法，實現(xiàn)基于靜電放電功能的芯片級靜電保護(hù)電路設(shè)計智能驗證。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本實施提供的一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取方法的流程圖；

圖2-圖14為本發(fā)明實施例提供的基礎(chǔ)靜電保護(hù)器件以及靜電保護(hù)結(jié)構(gòu)的電路圖；

圖15為本實施例提供了一種靜電保護(hù)結(jié)構(gòu)和走線集總電阻連接方式的具體電路示意圖；

圖16為本實施例提供的第一種計算集總電阻的阻值的結(jié)構(gòu)圖；

圖17為本實施例提供的第二種計算集總電阻的阻值的結(jié)構(gòu)圖；

圖18為本實施例提供的有效靜電放電路徑的示意圖；

圖19為本實施例提供的測試靜電沖擊的等效電路圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明所提供的一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取和芯片級智能設(shè)計驗證方法，通過預(yù)先定義基礎(chǔ)靜電保護(hù)器件和子電路，生成靜電保護(hù)結(jié)構(gòu)定義文件，然后獲取集成電路版圖中，利用所述提取約束條件，既預(yù)先設(shè)定的靜電保護(hù)器件版圖定義識別層，以及，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的靜電保護(hù)器件和子電路為待提取的靜電保護(hù)結(jié)構(gòu)?？梢姡景l(fā)明將靜電保護(hù)結(jié)構(gòu)提取從基礎(chǔ)靜電保護(hù)器件擴(kuò)展到復(fù)雜靜電保護(hù)子電路結(jié)構(gòu)，進(jìn)而提高了從集成電路版圖提取靜電保護(hù)結(jié)構(gòu)的效率。

請參閱圖1，圖1為本實施提供的一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取方法的流程圖，包括步驟：

S101、預(yù)先定義基礎(chǔ)靜電保護(hù)器件及子電路為靜電保護(hù)結(jié)構(gòu)，生成靜電保護(hù)結(jié)構(gòu)定義文件。

其中，所述基礎(chǔ)靜電保護(hù)器件和子電路至少包括陽極正端子以及陰極負(fù)端子，所述靜電保護(hù)結(jié)構(gòu)定義文件記錄有所述靜電保護(hù)結(jié)構(gòu)中所述基礎(chǔ)靜電保護(hù)器件的結(jié)構(gòu)信息和子電路的連接關(guān)系。

S102、獲取集成電路版圖中，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)器件為待提取的靜電保護(hù)結(jié)構(gòu)。

具體的，基礎(chǔ)靜電保護(hù)器件有兩個端子，陽極正端子(符號為A)和陰極負(fù)端子(符號為K)。在片上靜電保護(hù)設(shè)計中，一個靜電保護(hù)器件的一個端子總是連接到芯片的一個接口或電源(例如Vdd)或地線(符號為GND)焊盤(pad)，因此本實施例在接收到一個集成電路版圖數(shù)據(jù)文件后，將首先依據(jù)所定義的基礎(chǔ)靜電保護(hù)器件的版圖特性找出可能的靜電保護(hù)器件范圍，然后根據(jù)至少一個端子必須連接pad的原則來確認(rèn)基礎(chǔ)靜電保護(hù)器件。

優(yōu)選的，所述基礎(chǔ)電子器件包括：二極管、三極管、MOS管、電阻、電容以及電感；所述靜電保護(hù)結(jié)構(gòu)為多個基礎(chǔ)電子器件組成的電路，其中，如圖2所示，靜電保護(hù)結(jié)構(gòu)可以包括：ggNMOS、GGPMOS、gcNMOS、gcPMOS、R-NPNBJT、R-PNPBJT、SCR、以及由其組成的子電路。

具體的，常用的靜電保護(hù)結(jié)構(gòu)的提取方式如下：

二極管串靜電保護(hù)結(jié)構(gòu)：

二極管串靜電保護(hù)結(jié)構(gòu)由一串二極管串聯(lián)而成，如圖3所示，是常用的靜電保護(hù)子電路。一個二極管可以被計算機(jī)輔助設(shè)計軟件工具提取成一個正常器件。本實施例將檢查這些相鄰二極管的電路連接特性，若發(fā)現(xiàn)一系列二極管是通過A和K終端串聯(lián)而成，它們將被識別成二極管串的靜電保護(hù)子電路，并保存到靜電保護(hù)網(wǎng)表中。理論上講，因為集成電路是由無數(shù)的PN結(jié)二極管組成，因此采用前面所述的一個端子必須連接pad的約束和采用版圖識別層技術(shù)會極大的提高提取效率和準(zhǔn)確性。

ggNMOS和ggPMOS靜電保護(hù)結(jié)構(gòu):

N型金屬氧化物場效應(yīng)管和P型金屬氧化物場效應(yīng)管可以被計算機(jī)輔助設(shè)計軟件工具提取成一個正常器件。本發(fā)明將檢查這些相鄰場效應(yīng)管的連接特性，若發(fā)現(xiàn)某個場效應(yīng)管的柵極和源極或漏極連接在一起，它將被識別成ggNMOS或者ggPMOS的靜電保護(hù)結(jié)構(gòu)，如圖4所示，并保存到靜電保護(hù)網(wǎng)表中。

具有多手指型版圖設(shè)計的ggNMOS和ggPMOS靜電保護(hù)結(jié)構(gòu)：

如圖5所示，如果本計算機(jī)輔助設(shè)計軟件工具識別到一系列的相毗鄰的ggNMOS或ggPMOS器件，它們的A和K分別以并聯(lián)方式連接在一起，它們將被識別成多手指型ggNMOS或ggPMOS，并保存到靜電保護(hù)電路網(wǎng)表中。

gcNMOS和gcPMOS靜電保護(hù)結(jié)構(gòu):

gcNMOS或gcPMOS是由一個場效應(yīng)管，一個電阻和一個電容按照圖6連接方式而組成的子電路。該場效應(yīng)管，電阻和電容是可以被計算機(jī)輔助設(shè)計軟件工具提取的正常器件。本發(fā)明將檢查這些相鄰的場效應(yīng)管，電阻和電容的連接特性，若發(fā)現(xiàn)該場效應(yīng)管的柵極連接電阻和電容，而且電阻和電容的另外一端分別連接到場效應(yīng)管的漏極和源極，它將被識別成gcNMOS或gcPMOS子電路，并保存到靜電保護(hù)網(wǎng)表中。

多手指型版圖設(shè)計的gcNMOS和gcPMOS靜電保護(hù)結(jié)構(gòu)：

若gcNMOS或gcPMOS的場效應(yīng)管是多手指型版圖設(shè)計的場效應(yīng)管，則該gcNMOS或gcPMOS被稱為多手指型gcNMOS和gcPMOS。

雙極型晶體管靜電保護(hù)結(jié)構(gòu)：

單個雙極型晶體管可以被計算機(jī)輔助設(shè)計軟件工具提取成一個正常器件。本發(fā)明將檢查所獲取的晶體管的電路連接特性，若發(fā)現(xiàn)該晶體管的基極和發(fā)射極通過一個電阻連接在一起，如圖7所示，它將被識別成R-NPN或者R-PNP型的靜電保護(hù)子電路，并保存到靜電保護(hù)網(wǎng)表中。

多手指型版圖設(shè)計的R-NPN或者R-PNP靜電保護(hù)結(jié)構(gòu)：

是指那些晶體管是多手指型的R-NPN或者R-PNP靜電保護(hù)結(jié)構(gòu)。

觸發(fā)輔助型雙極型晶體管靜電保護(hù)結(jié)構(gòu)：

單個雙極型晶體管可以被計算機(jī)輔助設(shè)計軟件工具提取成一個正常器件。本發(fā)明將檢查這些相鄰晶體管的電路連接特性，若發(fā)現(xiàn)該晶體管的端口和一個電阻以及觸發(fā)輔助結(jié)構(gòu)連接在一起，如圖8所示，它將被識別成觸發(fā)輔助型雙極型晶體管靜電保護(hù)子電路，并保存到靜電保護(hù)網(wǎng)表中。

多手指型觸發(fā)輔助型雙極型晶體管靜電保護(hù)結(jié)構(gòu)是指那些晶體管是多指版圖設(shè)計。

可控硅SCR靜電保護(hù)結(jié)構(gòu)：

可控硅是由一個PNP，一個NPN，和若干個電阻按照圖9電路連接方式而組成的子電路。單個PNP，NPN以及電阻是可以被計算機(jī)輔助設(shè)計軟件工具提取的正常器件。本發(fā)明將檢查這些相鄰的PNP，NPN和電阻的電路連接特性，若發(fā)現(xiàn)該P(yáng)NP，NPN和電阻的連接特性如圖9，它將被識別成可控硅靜電保護(hù)子電路，并保存到靜電保護(hù)網(wǎng)表中。

多手指型可控硅靜電保護(hù)結(jié)構(gòu)是指那些晶體管是多指版圖設(shè)計的靜電保護(hù)結(jié)構(gòu)。采用前面所述的一個端子必須連接pad的約束和采用版圖識別層技術(shù)會極大的提高提取效率和準(zhǔn)確性。

中電壓可控硅(MVSCR)和低電壓(LVSCR)可控硅靜電保護(hù)結(jié)構(gòu)：

中電壓可控硅或低電壓可控硅是如圖10電路連接方式而組成的子電路。單個晶體管和場效應(yīng)管是可以被計算機(jī)輔助設(shè)計軟件工具提取的正常器件。本發(fā)明將檢查這些相鄰的晶體管和場效應(yīng)管的連接特性，若發(fā)現(xiàn)該晶體管和場效應(yīng)管的電路連接特性如圖10，它將被識別成中電壓可控硅或低電壓可控硅子電路。并保存到靜電保護(hù)網(wǎng)表中。

多手指型中電壓可控硅或低電壓可控硅靜電保護(hù)結(jié)構(gòu)是指那些晶體管或場效應(yīng)管是多手指型版圖設(shè)計。

二極管觸發(fā)可控硅(DTSCR)靜電保護(hù)結(jié)構(gòu)：

二極管觸發(fā)可控硅是一個可控硅和二極管按照圖11電路連接方式而組成的子電路。單個可控硅和二極管是可以被計算機(jī)輔助設(shè)計軟件工具提取的正常器件。本發(fā)明將檢查這些相鄰的NPN和PNP，二極管以及電阻的電路連接特性，若發(fā)現(xiàn)該NPN和PNP，二極管以及電阻的連接特性如圖11，它將被識別成二極管觸發(fā)可控硅子電路，并保存到靜電保護(hù)網(wǎng)表中。

多手指型DTSCR可控硅靜電保護(hù)結(jié)構(gòu)是指晶體管是多手指型版圖設(shè)計。

雙向可控硅(dSCR)靜電保護(hù)結(jié)構(gòu)：

雙向可控硅是一個按照如圖12電路連接方式而組成的子電路。單個晶體管是可以被計算機(jī)輔助設(shè)計軟件工具提取的正常器件。本發(fā)明將檢查這些相鄰的晶體管的電路連接特性，若發(fā)現(xiàn)一個PNP，二個NPN以及電阻的連接特性如圖12，它將被識別成雙向可控硅子電路。并保存到靜電保護(hù)網(wǎng)表中。

多手指型可控硅靜電保護(hù)結(jié)構(gòu)是指那些晶體管是多手指型版圖設(shè)計。

Merrill鉗位靜電保護(hù)結(jié)構(gòu)：

Merrill型電源鉗位靜電保護(hù)結(jié)構(gòu)是一個按照圖13電路連接方式而組成的子電路。單個場效應(yīng)管是可以被計算機(jī)輔助設(shè)計軟件工具提取的正常器件。本發(fā)明將檢查這些相鄰的場效應(yīng)管的電路連接特性，若發(fā)現(xiàn)這些場效應(yīng)管組成一個反相器鏈和一個大場效應(yīng)管，并且和電阻以及電容的連接特性如圖13，它將被識別成Merrill型場效應(yīng)管電源鉗位子電路。并保存到靜電保護(hù)網(wǎng)表中。

多手指型電源鉗位靜電保護(hù)結(jié)構(gòu)是指那個大場效應(yīng)管是多手指型版圖設(shè)計。采用前面所述的一個端子必須連接pad的約束和采用版圖識別層技術(shù)會極大的提高提取效率和準(zhǔn)確性。

兩級靜電保護(hù)子電路：

兩級靜電保護(hù)子電路是由2個靜電保護(hù)結(jié)構(gòu)和一個電阻按照圖14電路連接方式而組成的子電路。單個器件是可以被計算機(jī)輔助設(shè)計軟件工具提取的正常器件。本發(fā)明將檢查這些相鄰的正常器件的電路連接特性，若發(fā)現(xiàn)2個靜電保護(hù)結(jié)構(gòu)和一個電阻的連接特性如圖14，它將被識別成兩級靜電保護(hù)子電路，并保存到靜電保護(hù)網(wǎng)表中。

多手指型2級靜電保護(hù)結(jié)構(gòu)是指那些靜電保護(hù)器件是多手指型版圖設(shè)計。

綜上，本實施例所提供的一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取方法，通過預(yù)先定義靜電保護(hù)結(jié)構(gòu)，生成靜電保護(hù)結(jié)構(gòu)定義文件，然后獲取集成電路版圖中，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)器件為待提取的靜電保護(hù)結(jié)構(gòu)?？梢姡景l(fā)明將靜電保護(hù)結(jié)構(gòu)提取從基礎(chǔ)靜電保護(hù)器件擴(kuò)展到復(fù)雜靜電保護(hù)結(jié)構(gòu)，進(jìn)而提高了從集成電路版圖提取靜電保護(hù)結(jié)構(gòu)的效率。

在上述實施例的基礎(chǔ)上，本實施例還提供了更優(yōu)的提取方法，包括步驟：

獲取所述集成電路版圖的目標(biāo)標(biāo)識，其中，所述目標(biāo)標(biāo)識為所述集成電路版圖在設(shè)計時，預(yù)先設(shè)定的靜電保護(hù)結(jié)構(gòu)版圖定義識別層，所述靜電保護(hù)結(jié)構(gòu)版圖定義識別層表征所述集成電路版圖中具有靜電保護(hù)器件的區(qū)域。

相應(yīng)的，所述獲取集成電路版圖中，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)器件為待提取的靜電保護(hù)結(jié)構(gòu)，包括：

獲取所述靜電保護(hù)結(jié)構(gòu)版圖定義識別層所指示的區(qū)域內(nèi)，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)結(jié)構(gòu)為待提取的靜電保護(hù)結(jié)構(gòu)。

為進(jìn)一步提高提取效率，要求在版圖設(shè)計時對特意設(shè)計的靜電保護(hù)結(jié)構(gòu)加上一個預(yù)先設(shè)計的靜電保護(hù)器件版圖定義識別層(definition layer)，據(jù)此，在處理復(fù)雜且大的版圖時，軟件只需要對特定的版圖區(qū)域進(jìn)行操作，因而大大提高靜電保護(hù)器件提取的精度和效率。例如，對于設(shè)計用的一個單個二極管(diode)靜電保護(hù)器件，因為一個集成電路芯片其實是由無數(shù)個PN結(jié)二極管組成，軟件識別的工作量會巨大，且誤識別可能性高。通過采用本專利的一個端子必須連接pad的約束和采用版圖識別層，軟件可以快速準(zhǔn)確的提取特意設(shè)計的靜電保護(hù)器件。如果選擇不采用版圖識別層方式，采用一個端子必須連接pad的約束也可以實現(xiàn)提取靜電保護(hù)結(jié)構(gòu)，只是計算量會高。

優(yōu)選的，在上述實施例的基礎(chǔ)上，還包括：

根據(jù)所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)和靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻的連接關(guān)系，保護(hù)任意實際的串聯(lián)和并聯(lián)組合，通過估算獲取每個所述靜電保護(hù)結(jié)構(gòu)的關(guān)鍵靜電保護(hù)參數(shù)，所述靜電保護(hù)參數(shù)包括靜電觸發(fā)電壓、靜電觸發(fā)電流、靜電保持電壓、靜電保持電流、靜電放電導(dǎo)通電阻、靜電擊穿電壓以及靜電熱失效電流。

具體的，本發(fā)明提供了一個簡單方法來提取有效靜電放電路徑的有效靜電保護(hù)關(guān)鍵參數(shù)的方法。這些靜電保護(hù)關(guān)鍵參數(shù)包括決定靜電放電行為電學(xué)參數(shù)，比如V_t1，I_t1，V_h，I_h，R_ON，V_t2和I_t2等。估計有效靜電放電路徑的關(guān)鍵參數(shù)的方法如下：

請結(jié)合圖15，如果幾個靜電保護(hù)結(jié)構(gòu)和連線集總電阻串聯(lián)連接，則該有效靜電放電路徑的等效V_t1是其所含有的所有靜電保護(hù)結(jié)構(gòu)的V_t1之和，這包含了連線集總電阻上面的電壓降；其總的有效R_ON是其所含有的所有靜電保護(hù)結(jié)構(gòu)R_ON之和，包括連線集總電阻；其總的有效I_t1是其所含的所有單個串聯(lián)器件的I_t1中的最小值。同理，所有其他的關(guān)鍵參數(shù)(V_h、I_h、V_t2以及I_t2)都可以用這種方法估計出來。具體為：確定所述有效靜電放電路徑的等效保持電壓等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)的保持電壓和由靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻引起的電壓降之和；確定所述有效靜電放電路徑的等效保持電流等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)中的保持電流的最小值；確定所述有效靜電放電路徑的等效擊穿電壓等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)的擊穿電壓和由靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻引起的電壓降之和；確定所述有效靜電放電路徑的等效熱失效電流等于所述有效靜電放電路徑中各靜電保護(hù)結(jié)構(gòu)中的熱失效電流的最小值。

如果一個靜電放電等效路徑含有多個并聯(lián)和串聯(lián)的靜電保護(hù)結(jié)構(gòu)，則先處理其中的并聯(lián)子模塊，每個并聯(lián)子模塊的等效Vt1是其所含的所有單個并聯(lián)器件的V_t1中的最小值；每個并聯(lián)子模塊有效R_ON是其所含有的所有靜電保護(hù)結(jié)構(gòu)R_ON之并聯(lián)之和；每個并聯(lián)子模塊有效I_t2是其所含的所有單個并聯(lián)器件的I_t2之和。然后再按照上述方法處理其串聯(lián)模塊的等效值，最后該有效靜電放電路徑的等效靜電放電參數(shù)就被提取了。據(jù)此，本計算機(jī)輔助設(shè)計軟件工具不僅可以提取全芯片的有效靜電放電路徑，而且可以提取每個有效靜電放電路徑兩端的靜電放電關(guān)鍵參數(shù)。

優(yōu)選的，還包括：

獲取所述焊盤與所述靜電保護(hù)結(jié)構(gòu)的所述陽極正端子或所述陰極負(fù)端子之間的連線直流集總電阻的阻值；

根據(jù)所述連線電阻以及所述靜電保護(hù)結(jié)構(gòu)，生成所述集成電路版圖的靜電保護(hù)電路圖網(wǎng)表。

其中，所述獲取所述焊盤與所述靜電保護(hù)結(jié)構(gòu)的所述陽極正端子或所述陰極負(fù)端子之間的連線直流集總電阻的阻值，包括：

獲取兩個所述焊盤之間的所述靜電保護(hù)電路的連線幾何信息，所述幾何信息包括所述靜電保護(hù)電路的連線的長、寬、高；

根據(jù)所述連線幾何信息以及所述靜電保護(hù)電路連線的方塊電阻值，計算出所述連線直流集總電阻的阻值。

具體的，如圖16所示，第一個方法是分析輸入的版圖數(shù)據(jù)，然后計算出該所關(guān)心的電路互連走線的長(L)，寬(W)和高(t)。已知所用集成電路工藝材料的方塊電阻值(R_□)，即可簡單估算出該電阻，R＝R_□x(L/W)。如果方塊電阻沒有提供，可以通過計算獲得，R_□＝ρ/t，這里ρ是材料的電阻率。

如圖17所示，第二個方法是利用提取電阻，電容和電感的計算機(jī)輔助設(shè)計軟件工具，關(guān)閉掉其提取電容和電感的選項，只抽取出一個純電阻網(wǎng)絡(luò)。所提取的仍然是一個分布式的電阻網(wǎng)絡(luò)。然后確認(rèn)所關(guān)心的連接焊盤和靜電保護(hù)結(jié)構(gòu)的兩個端口，按電路仿真方法對該兩端口施加激勵信號，然后通過分析電壓和電流來獲取該段聯(lián)系的單一的連線直流集總電阻值。

第三個方法是利用常用的計算機(jī)輔助設(shè)計軟件工具，使用恰當(dāng)?shù)闹噶顝姆植际降碾娮?，電容，電感網(wǎng)絡(luò)中直接提取出單一的連線直流集總電阻。所提取的連線直流集總電阻與靜電保護(hù)結(jié)構(gòu)將合成所需要的全芯片靜電保護(hù)電路圖網(wǎng)表。

優(yōu)選的，還包括：

獲取所述集成電路版圖的有效靜電放電路徑，所述有效放電路徑為從預(yù)設(shè)焊盤到參考焊盤之間的路徑，所述預(yù)設(shè)焊盤和所述參考焊盤之間至少包括一個所述靜電保護(hù)結(jié)構(gòu)和該靜電保護(hù)結(jié)構(gòu)的連線直流集總電阻，所述參考焊盤包括接地焊盤以及電源焊盤。

具體的，結(jié)合圖18，首先由集成電路版圖提取所有靜電保護(hù)結(jié)構(gòu)(含靜電保護(hù)器件和子電路)和相應(yīng)的走線集總電阻。然后從一個指定的焊盤起搜尋臨近的靜電保護(hù)結(jié)構(gòu)和相應(yīng)的走線集總電阻，然后再搜索下一級靜電保護(hù)結(jié)構(gòu)和相應(yīng)的走線集總電阻，直到搜到參考焊盤。參考焊盤通常是接地焊盤，電源焊盤或任何其他指定被用做靜電保護(hù)測試時的參考接地點的焊盤。在靜電沖擊測試中，靜電脈沖將會被注入進(jìn)一個指定的焊盤(通常被稱為沖擊焊盤)相對于另一個參考焊盤(必須接地，成為接地點)。在此搜尋過程中，順序發(fā)現(xiàn)的沖擊焊盤，靜電保護(hù)結(jié)構(gòu)和相應(yīng)的走線集總電阻，以及參考焊盤就組成了一個有效靜電放電路徑。重要的是，對實際集成電路，一個有效靜電放電路徑不是僅僅含有一個靜電保護(hù)器件，而是通常含有多個靜電保護(hù)結(jié)構(gòu)和連線集總電阻。上述搜尋方法將被逐個運(yùn)用到集成電路的每一個焊盤上，因此可以提取所有可能的有效靜電放電路徑，并據(jù)此進(jìn)行整個芯片的基于放電功能的智能靜電放電功能分析和檢查。因為實際靜電保護(hù)測試是針對每對焊盤進(jìn)行很復(fù)雜的靜電沖擊組合，因此所提取的有效靜電放電路徑是依賴于沖擊焊盤的選擇，本質(zhì)上是動態(tài)的。這些提取的有效靜電放電路徑將被這個計算機(jī)輔助設(shè)計軟件工具存儲下來。

優(yōu)選的，還包括：

根據(jù)每個所述靜電保護(hù)結(jié)構(gòu)的靜電參數(shù)，繪制芯片級靜電放電電壓分布圖、電流密度分布圖以及溫度分布圖；所述電壓分布圖包括所述靜電觸發(fā)電壓、所述保持電壓以及所述擊穿電壓；所述電流密度分布圖包括所述熱失效電流。

請參閱圖18，首先完成從一個集成電路版圖數(shù)據(jù)文件中提取所有的靜電保護(hù)結(jié)構(gòu)，走線集總電阻，有效靜電放電路徑，以及相關(guān)的靜電放電關(guān)鍵參數(shù)，并生成一個芯片級的靜電保護(hù)電路圖。然后該計算機(jī)輔助設(shè)計軟件工具將對所生成的靜電保護(hù)電路進(jìn)行基于靜電放電功能的芯片級有效靜電放電路徑智能分析。具體步驟是，基于靜電放電功能的智能靜電放電路徑尋找方法從一個特定的焊盤開始，來檢查在給定的靜電沖擊的條件下所有可能的連接到這個焊盤的有效靜電放電路徑，然后分析確定具體哪條有效靜電放電路徑將會實際導(dǎo)通放電。

以下以典型范例說明：在指定的沖擊焊盤和參考接地點焊盤之間可能會有多個并聯(lián)的有效靜電放電路徑，這些有效靜電放電路徑的V_t1將會被一一比較。如果某1條有效靜電放電路徑的V_t1明顯低于其他的有效放電路徑的V_t1(在預(yù)設(shè)的裕度內(nèi))，則這條有效靜電放電路徑將會實際導(dǎo)通放電，則確定有效靜電放電路徑工作完成。否則，如果其中有2條有效靜電放電路徑的V_t1雖然明顯低于其他的有效放電路徑的V_t1(在預(yù)設(shè)裕度內(nèi))，但是這2條有效放電路徑的V_t1彼此接近(在指定裕度下)，則這2條有效靜電放電路徑將可能同時導(dǎo)通放電，無法確定那條路徑為實際放電路徑，因此智能路徑確認(rèn)過程將繼續(xù)到下一步，檢查各有效路徑的保持電壓V_h。此時，如果一條有效靜電放電路徑的V_h明顯低于另一條有效靜電放電路徑的V_h(在指定裕度下)，則低V_h的有效靜電放電路徑將會是實際的有效靜電放電路徑，則確定有效靜電放電路徑工作完成。否則，如果這2條有效靜電放電路徑的V_h也彼此接近(在指定裕度下)，則這2條有效靜電放電路徑將可能同時導(dǎo)通放電，無法確定那條路徑為實際放電路徑，因此智能路徑確認(rèn)過程將繼續(xù)到下一步，去繼續(xù)檢查這些有效靜電放電路徑的導(dǎo)通電阻R_ON。此時，如果兩者的R_ON差別明顯，則具備低R_ON導(dǎo)的有效靜電放電路徑將會是實際的有效靜電放電路徑，因此確定有效靜電放電路徑工作完成。否則，如果兩者的R_ON彼此接近(在指定裕度下),則兩條有效靜電放電路徑都有可能導(dǎo)通，因此智能路徑確認(rèn)過程將繼續(xù)到下一步，去檢查有效靜電放電路徑的擊穿電壓V_t2和熱失效電流I_t2，據(jù)此，智能放電路徑檢查將一直進(jìn)行，完成檢查所有的靜電放電關(guān)鍵參數(shù)。在確認(rèn)了一個實際的有效靜電放電路徑之后，軟件將繼續(xù)檢查該有效靜電放電路徑的關(guān)鍵參數(shù)以確定該靜電保護(hù)電路設(shè)計是否成功，具體步驟以典型范例說明如下：例如，如果所確定的實際的有效靜電放電路徑的V_t1高于被保護(hù)節(jié)點的擊穿電壓(在指定裕度下)，則該靜電保護(hù)設(shè)計會引起電壓擊穿失效，則該靜電保護(hù)結(jié)構(gòu)設(shè)計失敗。如果所確定的實際的有效靜電放電路徑的R_ON高于預(yù)先設(shè)定的值，則該靜電保護(hù)結(jié)構(gòu)會因為過熱而失效，因此該靜電保護(hù)設(shè)計失敗。另外，大的R_ON也會在靜電放電的瞬間造成較大的電壓降，從而導(dǎo)致有效靜電放電路徑的鉗位電壓(V_clamp)高于被保護(hù)節(jié)點的擊穿電壓而造成靜電保護(hù)設(shè)計失效。如果所確定的實際有效靜電放電路徑的V_t2高于被保護(hù)節(jié)點的擊穿電壓，也會造成靜電保護(hù)設(shè)計失效。如果所確定的實際有效靜電放電路徑的I_t2低于預(yù)定值，也會因為過熱而造成靜電保護(hù)設(shè)計失效。由此，整個智能有效靜電保護(hù)路徑的檢查過程是完全依賴于實際有效靜電放電路徑的放電行為，因此該檢查方法是基于靜電放電功能的，所以該智能放電路徑搜尋技術(shù)是快速、準(zhǔn)確和智能的。

優(yōu)選的，還包括：

比較所述靜電保護(hù)結(jié)構(gòu)的靜電放電電壓分布圖以及所述集成電路版圖中預(yù)設(shè)核心電路的擊穿電壓分布圖，

當(dāng)所述預(yù)設(shè)核心電路的擊穿電壓分布圖中任一節(jié)點的擊穿電壓低于所述靜電保護(hù)結(jié)構(gòu)的靜電放電電壓分布圖中同一節(jié)點的靜電放電電壓時，發(fā)送靜電失效警報信息。

優(yōu)選的，還包括：

當(dāng)所述預(yù)設(shè)核心電路的擊穿電壓分布圖中所有節(jié)點的擊穿電壓高于所述靜電保護(hù)結(jié)構(gòu)的靜電放電電壓分布圖中同一節(jié)點的靜電放電電壓時，將不會發(fā)生擊穿電壓引起的靜電失效，則智能比較流程繼續(xù)去比較所述靜電保護(hù)結(jié)構(gòu)的靜電放電電流密度分布圖和預(yù)設(shè)靜電保護(hù)容限電流密度。

即、本發(fā)明提供了兩類電路參數(shù)圖形表達(dá)方法，分別針對所提取的靜電保護(hù)電路網(wǎng)表和核心電路網(wǎng)表。對于靜電保護(hù)電路網(wǎng)表，其電路參數(shù)圖形表達(dá)包含靜電放電電壓分布圖(V-map)，靜電放電電流密度分布圖(J-map)，以及靜電放電溫度分布圖(T-map)。其中V-map展示所有提取的靜電保護(hù)結(jié)構(gòu)陰極和陽極，以及相應(yīng)的有效靜電放電路徑兩端的電壓值，包括其V_t1,V_h和V_t2電壓值。J-map展示所有提取的靜電保護(hù)結(jié)構(gòu)，以及相應(yīng)的有效靜電放電路徑的I_t2值。如果有多個靜電保護(hù)結(jié)構(gòu)或者有效靜電放電路徑可能同時導(dǎo)通，則每個路徑各自承擔(dān)的電流將由它們的導(dǎo)通電阻大小按比例分配來決定。T-map展示所有提取的靜電保護(hù)結(jié)構(gòu)，以及相應(yīng)的有效靜電放電路徑的溫度值，這些溫度值是根據(jù)它們各自承擔(dān)的電流轉(zhuǎn)換過來的。對于一個集成電路芯片，檢查時所關(guān)心的核心電路關(guān)鍵電路節(jié)點是那些與靜電保護(hù)結(jié)構(gòu)直接相連的電路節(jié)點，電壓分布圖上的電壓是指這些電路節(jié)點的電壓值；對于核心電路圖表，電壓是指這些關(guān)鍵電路節(jié)點的擊穿電壓值。

在完成產(chǎn)生上述兩種分別針對所提取的靜電保護(hù)電路網(wǎng)表和核心電路網(wǎng)表的電路參數(shù)表達(dá)圖表之后，本發(fā)明將進(jìn)行基于功能的片上靜電保護(hù)電路設(shè)計的檢查。第一步是比較靜電保護(hù)靜電放電電壓分布圖和核心電路的擊穿電壓分布圖。在比較中，如果核心電路任何一個節(jié)點的擊穿電壓低于該節(jié)點的靜電保護(hù)電壓分布圖上的電壓值，則靜電擊穿將發(fā)生，本軟件工具將報告電壓失效引起的靜電保護(hù)設(shè)計失敗。第二步是檢查靜電保護(hù)電路的電流密度分布圖，該圖并以圖形方式顯示芯片在靜電沖擊的條件下，其靜電放電電流的分布，據(jù)此可以清楚的看到可能造成靜電保護(hù)熱失效的設(shè)計薄弱環(huán)節(jié)。第三步是檢查芯片的T-map，它將顯示芯片在靜電沖擊下的熱分布，幫助設(shè)計者定位可能的靜電放電熱擊穿點，也就是所謂的熱點失效。

除此，本實施例還對提取的靜電保護(hù)網(wǎng)表進(jìn)行圖形反標(biāo)。首先本軟件完成了提取靜電保護(hù)電路網(wǎng)表和核心電路網(wǎng)表。在進(jìn)行基于靜電放電功能的芯片檢測過程中，重要的是如何將所發(fā)現(xiàn)的靜電放電失效問題在核心電路版圖和電路網(wǎng)表是準(zhǔn)確的表達(dá)出來。因為在提取過程中得到了提取的靜電保護(hù)結(jié)構(gòu)的版圖幾何位置信息，因此上述圖形反標(biāo)可以精確的實現(xiàn)。圖形反標(biāo)的內(nèi)容包含所提取的V-map，J-map和T-map的檢查信息。

并且，提供了關(guān)于一個新的全芯片靜電沖擊測試流程的仿真技術(shù)。根據(jù)工業(yè)界標(biāo)準(zhǔn)，實際的靜電沖擊測試流程是非常復(fù)雜、費(fèi)時和昂貴的。現(xiàn)有工業(yè)界靜電沖擊測試標(biāo)準(zhǔn)包括人體模型(HBM)，機(jī)器模型(MM)，預(yù)充電器件模型(CDM)，IEC，以及傳輸線模型(TLP)，等等。

其等效電路如圖19所示，這些靜電放電等效電路用于生成靜電測試所需要de1靜電脈沖波形。實際測試中，靜電沖擊測試流程要求在每個電路的焊盤注入所需要的瞬態(tài)靜電放電激勵信號，這些靜電放電激勵信號相對其參考焊盤進(jìn)行正、負(fù)多次沖擊，然后檢查芯片是否有靜電放電失效。因此一個完整的靜電沖擊測試流程是非常復(fù)雜的。因為這種實際靜電放電沖擊測試只能在集成電路生產(chǎn)出來之后才能進(jìn)行，因此其測試結(jié)果對靜電保護(hù)電路設(shè)計的優(yōu)化、驗證和預(yù)測不會有任何幫助。

本發(fā)明提出的芯片級的靜電沖擊測試的仿真可以解決這個設(shè)計問題。具體方法如下：首先將工業(yè)界的靜電沖擊測試標(biāo)準(zhǔn)的等效電路設(shè)計出來，并將其預(yù)先置于本計算機(jī)輔助設(shè)計軟件中。在測試仿真過程中，設(shè)計者選定一種內(nèi)置的靜電沖擊測試模型的等效電路，由其直接生成所需要的靜電放電沖擊脈沖波形，作為一個靜電激勵先輸入到所提取的芯片靜電保護(hù)電路網(wǎng)表中，然后可用常用的電路仿真軟件進(jìn)行電路級的靜電保護(hù)電路仿真，如圖19所示。在仿真中，每個靜電保護(hù)器件的器件模型(model)將采用通過測試提取的行為級模型(behavior model)。

靜電沖擊測試所必須的復(fù)雜的測試流程，包括脈沖程度，焊盤組合，沖擊極性和時間等都可以通過計算機(jī)輔助設(shè)計軟件編程實現(xiàn)。電路設(shè)計者只需要選擇靜電沖擊的測試模式和期望值，然后計算機(jī)輔助設(shè)計軟件工具將完成所有的復(fù)雜的靜電沖擊測試流程。據(jù)此，設(shè)計者可以在設(shè)計階段進(jìn)行芯片級別的靜電保護(hù)設(shè)計驗證和優(yōu)化，以保證芯片設(shè)計一次成功。

綜上所述，本發(fā)明所提供的一種集成電路版圖的靜電保護(hù)結(jié)構(gòu)的提取方法，通過預(yù)先定義靜電保護(hù)結(jié)構(gòu)，生成靜電保護(hù)結(jié)構(gòu)定義文件，然后獲取集成電路版圖中，所述陽極正端子和所述陰極負(fù)端子中至少一個端子與焊盤相連的基礎(chǔ)靜電保護(hù)器件為待提取的靜電保護(hù)結(jié)構(gòu)。本發(fā)明還提供的一種進(jìn)行芯片級基于靜電放電功能的靜電保護(hù)電路設(shè)計智能驗證方法?？梢?，本發(fā)明將靜電保護(hù)結(jié)構(gòu)提取從基礎(chǔ)靜電保護(hù)器件擴(kuò)展到復(fù)雜靜電保護(hù)結(jié)構(gòu)，進(jìn)而提高了從集成電路版圖提取靜電保護(hù)結(jié)構(gòu)的效率，同時可以實現(xiàn)芯片級靜電保護(hù)電路設(shè)計智能驗證。

本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。