一種可實(shí)現(xiàn)不帶電燒寫程序的cpld／fpga下載器的制造方法
【專利摘要】本實(shí)用新型公開(kāi)了一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD／FPGA下載器，包括殼體、殼體內(nèi)的主電路板，主電路板上設(shè)下載器處理電路和目標(biāo)板電源供電電路；下載器處理電路包括JTAG接口電路、下載邏輯電路和USB接口電路，下載邏輯電路分別與JTAG接口電路和USB接口電路連接；目標(biāo)板電源供電電路包括過(guò)流保護(hù)電路、電源轉(zhuǎn)換電路和多路選擇開(kāi)關(guān)；過(guò)流保護(hù)電路與USB接口電路連接，其輸出端分別與電源轉(zhuǎn)換電路、多路選擇開(kāi)關(guān)連接；電源轉(zhuǎn)換電路與多路選擇開(kāi)關(guān)連接；多路選擇開(kāi)關(guān)與JTAG接口電路的電源引腳連接。本實(shí)用新型通過(guò)控制多路選擇開(kāi)關(guān)處于不同狀態(tài)，可實(shí)現(xiàn)對(duì)不同供電電壓的CPLD/FPGA芯片不上電燒寫程序，為產(chǎn)品升級(jí)和批量板件程序下載提供了方便。
【專利說(shuō)明】
一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，實(shí)現(xiàn)對(duì)CPLD/FPGA進(jìn)行不帶電下載程序。
【背景技術(shù)】
[0002]下載器是一種用于給CPLD/FPGA下載程序的電子裝置，在現(xiàn)有技術(shù)中，對(duì)現(xiàn)有的CPLD/FPGA下載器進(jìn)行程序更新，都需要對(duì)電路板進(jìn)行上電，否則無(wú)法實(shí)現(xiàn)。在CPLD/FPGA數(shù)量較少、上電條件比較簡(jiǎn)單的情況下，逐個(gè)進(jìn)行電路板上電是可行的，但是在電路板數(shù)量多、上電條件比較煩瑣的情況下，更新程序就會(huì)顯得比較困難，因而會(huì)大大影響工作效率。
【實(shí)用新型內(nèi)容】
[0003]針對(duì)上述問(wèn)題，本實(shí)用新型提出一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，。
[0004]實(shí)現(xiàn)上述技術(shù)目的，達(dá)到上述技術(shù)效果，本實(shí)用新型通過(guò)以下技術(shù)方案實(shí)現(xiàn):
[0005]—種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，包括殼體，殼體內(nèi)設(shè)有主電路板，主電路板上設(shè)有下載器處理電路和目標(biāo)板電源供電電路；所述下載器處理電路包括JTAG接口電路、下載邏輯電路和USB接口電路，下載邏輯電路的數(shù)據(jù)傳輸端分別與JTAG接口電路和USB接口電路的數(shù)據(jù)傳輸端連接;所述目標(biāo)板電源供電電路包括過(guò)流保護(hù)電路、電源轉(zhuǎn)換電路和多路選擇開(kāi)關(guān);所述過(guò)流保護(hù)電路的輸入端與USB接口電路的輸出端連接，其輸出端分別與電源轉(zhuǎn)換電路的輸入端、多路選擇開(kāi)關(guān)的一個(gè)輸入端連接;所述電源轉(zhuǎn)換電路的輸出端與多路選擇開(kāi)關(guān)的另一個(gè)輸入端連接;所述多路選擇開(kāi)關(guān)的輸出端與JATG接口電路的電源引腳連接。
[0006]作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述電源轉(zhuǎn)換電路為3.3V電源轉(zhuǎn)換電路。
[0007]作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述多路選擇開(kāi)關(guān)為觸點(diǎn)式開(kāi)關(guān)、撥簧式開(kāi)關(guān)、投切式開(kāi)關(guān)、模擬多選一開(kāi)關(guān)中的任一種開(kāi)關(guān)。
[0008]作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述USB接口電路的輸出電壓為5V。
[0009]作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述過(guò)流保護(hù)電路為工作電流為500mA的自恢復(fù)保險(xiǎn)絲。
[0010]本實(shí)用新型的有益效果:
[0011]本實(shí)用新型的可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，通過(guò)控制多路選擇開(kāi)關(guān)處于不同的狀態(tài)，可分別實(shí)現(xiàn)對(duì)+5V或+3.3V的CPLD/FPGA芯片不上電燒寫程序，簡(jiǎn)單易用，為產(chǎn)品升級(jí)和批量板件程序下載提供了方便。
【附圖說(shuō)明】

[0012]圖1為本實(shí)用新型一種實(shí)施例的原理示意圖。
【具體實(shí)施方式】
[0013]為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0014]下面結(jié)合附圖對(duì)本實(shí)用新型的應(yīng)用原理作詳細(xì)的描述。
[0015]如圖1所示，一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，包括殼體，殼體內(nèi)設(shè)有主電路板，主電路板上設(shè)有下載器處理電路和目標(biāo)板電源供電電路;所述下載器處理電路包括JTAG接口電路、下載邏輯電路(該電路為現(xiàn)有技術(shù)中的電路，用于提供CPLD/FPGA廠家通訊協(xié)議的轉(zhuǎn)換功能，實(shí)現(xiàn)方案有多種，具體可參考廠家相關(guān)資料)和USB接口電路，下載邏輯電路的數(shù)據(jù)傳輸端分別與JTAG接口電路和USB接口電路的數(shù)據(jù)傳輸端連接;所述目標(biāo)板電源供電電路包括過(guò)流保護(hù)電路、電源轉(zhuǎn)換電路和多路選擇開(kāi)關(guān);所述過(guò)流保護(hù)電路的輸入端與USB接口電路的輸出端連接，其輸出端分別與電源轉(zhuǎn)換電路的輸入端、多路選擇開(kāi)關(guān)的一個(gè)輸入端連接;所述電源轉(zhuǎn)換電路的輸出端與多路選擇開(kāi)關(guān)的另一個(gè)輸入端連接；所述多路選擇開(kāi)關(guān)的輸出端與JATG接口電路的電源引腳連接。
[0016]在本實(shí)用新型的一種實(shí)施例中，所述電源轉(zhuǎn)換電路為3.3V電源轉(zhuǎn)換電路，用于輸出3.3V的電源。
[0017]在本實(shí)用新型中，所述多路選擇開(kāi)關(guān)為觸點(diǎn)式開(kāi)關(guān)、撥簧式開(kāi)關(guān)、投切式開(kāi)關(guān)、模擬多選一開(kāi)關(guān)中的任一種開(kāi)關(guān)，用于控制下載器的供電方式和供電電壓;在本實(shí)用新型的一種實(shí)施例中，所述多路選擇開(kāi)關(guān)為模擬多選一開(kāi)關(guān)，包括三個(gè)檔位，分別為UP檔、中間檔位和DOWN檔(對(duì)應(yīng)于三個(gè)數(shù)據(jù)選擇通道)，通過(guò)多路選擇開(kāi)關(guān)選擇向JTAG接口電路的電源引腳供電的方式和供電電壓;多路選擇開(kāi)關(guān)UP檔與下載器處理電路中的電源轉(zhuǎn)換電路的輸出端相連時(shí)(即與+3.3V相連)，實(shí)現(xiàn)3.3V電源輸出；多路選擇開(kāi)關(guān)的DOWN檔與下載器處理電路中過(guò)流保護(hù)電路的輸出端相連時(shí)(即與+5V相連)，實(shí)現(xiàn)5V電源輸出；多路選擇開(kāi)關(guān)的中間檔用于實(shí)現(xiàn)無(wú)電源輸出。
[0018]在本實(shí)用新型的一種實(shí)施例中，所述USB接口電路的輸出電壓為5V;所述過(guò)流保護(hù)電路為工作電流為500mA的自恢復(fù)保險(xiǎn)絲，USB接口電路提供的5V電源(VBUS+5V)經(jīng)過(guò)過(guò)流保護(hù)電路后輸出5V供電電源。
[0019]綜上所述，利用本實(shí)用新型的下載器進(jìn)行燒寫程序時(shí)，可依據(jù)如下3種方式選擇供電方式和供電電壓:
[0020](I)當(dāng)使用CPLD/FPGA所在電路板的電源系統(tǒng)時(shí)，將多路選擇開(kāi)關(guān)撥到中間位置。
[0021](2)當(dāng)使用USB供電5 V系統(tǒng)時(shí)，將多路選擇開(kāi)關(guān)撥到DOWN檔。
[0022](3)當(dāng)使用USB供電3.3 V系統(tǒng)時(shí)，將多路選擇開(kāi)關(guān)撥到UP檔。
[0023]以上顯示和描述了本實(shí)用新型的基本原理和主要特征和本實(shí)用新型的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說(shuō)明書(shū)中描述的只是說(shuō)明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書(shū)及其等效物界定。
【主權(quán)項(xiàng)】
1.一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，其特征在于:包括殼體，殼體內(nèi)設(shè)有主電路板，主電路板上設(shè)有下載器處理電路和目標(biāo)板電源供電電路;所述下載器處理電路包括JTAG接口電路、下載邏輯電路和USB接口電路，下載邏輯電路的數(shù)據(jù)傳輸端分別與JTAG接口電路和USB接口電路的數(shù)據(jù)傳輸端連接;所述目標(biāo)板電源供電電路包括過(guò)流保護(hù)電路、電源轉(zhuǎn)換電路和多路選擇開(kāi)關(guān);所述過(guò)流保護(hù)電路的輸入端與USB接口電路的輸出端連接，其輸出端分別與電源轉(zhuǎn)換電路的輸入端、多路選擇開(kāi)關(guān)的一個(gè)輸入端連接;所述電源轉(zhuǎn)換電路的輸出端與多路選擇開(kāi)關(guān)的另一個(gè)輸入端連接;所述多路選擇開(kāi)關(guān)的輸出端與JATG接口電路的電源引腳連接。2.根據(jù)權(quán)利要求1所述的一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，其特征在于:所述電源轉(zhuǎn)換電路為3.3V電源轉(zhuǎn)換電路。3.根據(jù)權(quán)利要求1所述的一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，其特征在于:所述多路選擇開(kāi)關(guān)為觸點(diǎn)式開(kāi)關(guān)、撥簧式開(kāi)關(guān)、投切式開(kāi)關(guān)、模擬多選一開(kāi)關(guān)中的任一種開(kāi)關(guān)。4.根據(jù)權(quán)利要求1所述的一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，其特征在于:所述USB接口電路的輸出電壓為5V。5.根據(jù)權(quán)利要求1所述的一種可實(shí)現(xiàn)不帶電燒寫程序的CPLD/FPGA下載器，其特征在于:所述過(guò)流保護(hù)電路為工作電流為500mA的自恢復(fù)保險(xiǎn)絲。
【文檔編號(hào)】G06F1/26GK205721747SQ201620490610
【公開(kāi)日】2016年11月23日
【申請(qǐng)日】2016年5月26日
【發(fā)明人】胡炫, 石春虎, 王響成, 王利軍, 畢濤
【申請(qǐng)人】國(guó)電南京自動(dòng)化股份有限公司