本實用新型涉及顯示器領(lǐng)域，具體涉及一種智能鎖屏裝置。

背景技術(shù)：

在大屏矩陣及電視墻的應(yīng)用中，通常是由多個或十幾個顯示控制器輸出顯示再由顯示器組成一個大的顯示矩陣，顯示器接口類型通常會以VGA，DVI，HDMI為主。由于專業(yè)顯卡的成本居高不下，多數(shù)應(yīng)用場合中會采用普通的商業(yè)顯卡，然而商業(yè)顯卡由于其應(yīng)用場景，芯片廠家已經(jīng)固化了其輸出的方式和模式。在未接如顯示器的時候顯卡會自動關(guān)閉掉該路顯卡的輸出。

在多路顯示輸出的應(yīng)用中，如果其中一個顯示輸出被斷開，則其它顯示接口原定的順序也會變亂。在現(xiàn)實應(yīng)用中，市場上出現(xiàn)了EDID模擬器來應(yīng)對這些問題的發(fā)生。但是常規(guī)的EDID模擬器多數(shù)只提供自身自有的顯示分辨率格式，在設(shè)備掉電重啟后會仍然會存在顯示異常的問題，對實際應(yīng)用帶來了居多的不便。

技術(shù)實現(xiàn)要素：

本實用新型要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述缺陷，提供一種智能鎖屏裝置，自動獲取顯示器的EDID信息，并主動判斷鎖屏需求，可以有效地解決多顯示器拼接顯示時的連接線異常引起的拼接屏系統(tǒng)顯示異?；蜍浖惓５葐栴}。

本實用新型解決其技術(shù)問題所采用的技術(shù)方案是：提供一種智能鎖屏裝置，該智能鎖屏裝置設(shè)置在主機和多個顯示器之間，實現(xiàn)多個顯示器同時鎖屏，該智能鎖屏裝置包括主控單元、若干顯示輸出單元和存儲單元，該主控中心分別與主機、顯示輸出單元和存儲單元連接，該顯示輸出單元分別與對應(yīng)的顯示器連接；其中，

該主機的顯示信息通過顯示輸出單元傳輸?shù)綄?yīng)的顯示器中并顯示；

當主控單元接收到主機的鎖屏指令時，會主動通過顯示輸出單元將對應(yīng)顯示器的EDID信息存儲到存儲單元中，并自動切換EDID的訪問通道，保持顯示器的接入偵測為正常接入狀態(tài)，保持顯示輸出，實現(xiàn)鎖屏。

其中，較佳方案是：該主控單元包括主控處理器和邏輯控制電路，該主控處理器分別與主機、邏輯控制電路、顯示輸出單元和存儲單元連接，該邏輯控制電路分別與顯示輸出單元和存儲單元連接；其中，

當主控處理器接收到主機的鎖屏指令時，該主控處理器通過邏輯控制電路獲取對應(yīng)顯示器的EDID信息，并通過邏輯控制電路把獲取的EDID信息存儲到存儲單元中，該主控處理器獲取存儲單元的EDID信息，并通過邏輯控制電路將顯示輸出單元的EDID通道切換到對應(yīng)的存儲單元，保持顯示器的接入偵測為正常接入狀態(tài)，實現(xiàn)鎖屏。

其中，較佳方案是：該存儲單元包括若干存儲空間，該邏輯控制電路用于選擇對應(yīng)的存儲空間及控制顯示器的接入偵測的狀態(tài)，該主控處理器讀取顯示器EDID內(nèi)容并將對應(yīng)的EDID信息寫入到選擇的存儲空間中。

其中，較佳方案是：該顯示輸出單元包括顯示輸出接口和顯示控制器，該顯示輸出接口分別與對應(yīng)的顯示器連接，該顯示控制器與邏輯控制電路連接；其中，

該顯示控制器分別與對應(yīng)的顯示輸出接口連接，顯示控制器用于讀取顯示器以及對應(yīng)的存儲單元，該顯示控制器通過邏輯控制電路判斷的狀態(tài)獲取對應(yīng)的顯示器EDID信息，或?qū)?yīng)的存儲單元存儲的EDID信息，并根據(jù)邏輯控制電路判斷的顯示器的接入偵測的狀態(tài)，實現(xiàn)智能鎖屏。

其中，較佳方案是：該智能鎖屏裝置還包括一鎖屏開關(guān)，該鎖屏開關(guān)與主控處理器連接，該主控處理器接收到鎖屏開關(guān)的鎖屏開啟指令時實現(xiàn)鎖屏，或者該主控處理器接收到鎖屏開關(guān)的鎖屏關(guān)閉指令時解除鎖屏。

其中，較佳方案是：該鎖屏開關(guān)包括延時模塊，該延時模塊在預(yù)設(shè)時間內(nèi)均檢測到開啟信號或關(guān)閉信號時，該鎖屏開關(guān)產(chǎn)生強制鎖屏開啟指令或鎖屏關(guān)閉指令。

其中，較佳方案是：該主機包括PCH模塊，該主控處理器與PCH模塊連接，該PCH模塊通過I2C傳輸方式或Uart傳輸方式將鎖屏指令發(fā)送到主控處理器中。

其中，較佳方案是：該智能鎖屏裝置包括鎖屏指示模塊，該鎖屏指示模塊與主控處理器連接，該鎖屏指示模塊用于在鎖屏過程中以及鎖屏完成后進行對應(yīng)的狀態(tài)指示。

其中，較佳方案是：該智能鎖屏裝置還包括一模擬負載電路，該模擬負載電路與顯示輸出接口連接。

其中，較佳方案是：該智能鎖屏裝置還包括掉電恢復(fù)模塊，該掉電恢復(fù)模塊存儲有主機掉電關(guān)機前的鎖屏狀態(tài)，在主機掉電關(guān)機重新開機時，該主控處理器會主動檢查關(guān)機前的鎖屏狀態(tài)，并根據(jù)檢查到的結(jié)果恢復(fù)至關(guān)機前狀態(tài)。

本實用新型的有益效果在于，與現(xiàn)有技術(shù)相比，本實用新型通過設(shè)計一種智能鎖屏裝置，為多個顯示控制器的輸出進行同時鎖屏，并可以提供與現(xiàn)實應(yīng)用所需要的相同顯示信息，同時在顯示器被拔出、再次插回時顯示輸出的布局不會發(fā)生任何的變化，同時提供硬件開關(guān)鎖屏、解鎖和軟件指令鎖屏、解鎖等多種操作應(yīng)用方法。

附圖說明

下面將結(jié)合附圖及實施例對本實用新型作進一步說明，附圖中：

圖1是本實用新型智能鎖屏裝置的結(jié)構(gòu)框圖；

圖2是本實用新型智能鎖屏裝置的具體結(jié)構(gòu)框圖；

圖3是本實用新型主控處理器的電路原理示意圖；

圖4是本實用新型VGA顯示控制器的電路原理示意圖；

圖5是本實用新型HDMI顯示控制器的電路原理示意圖；

圖6是本實用新型VGA顯示輸出接口的電路原理示意圖；

圖7是本實用新型模擬負載電路的電路原理示意圖；

圖8是本實用新型HDMI顯示輸出接口的電路原理示意圖；

圖9是本實用新型存儲單元的電路原理示意圖；

圖10是本實用新型基于VGA顯示信息的邏輯控制電路的電路原理示意圖；

圖11是本實用新型基于HDMI顯示信息的邏輯控制電路的電路原理示意圖；

圖12是本實用新型PCH模塊的電路原理示意圖；

圖13是本實用新型鎖屏開關(guān)和鎖屏指示模塊的電路原理示意圖；

圖14是本實用新型主控處理器上電的流程圖；

圖15是本實用新型正常鎖屏的流程圖；

圖16是本實用新型強制鎖屏的流程圖；

圖17是本實用新型解除鎖屏的流程圖。

具體實施方式

現(xiàn)結(jié)合附圖，對本實用新型的較佳實施例作詳細說明。

如圖1和圖2所示，本實用新型提供一種智能鎖屏裝置的優(yōu)選實施例。

一種智能鎖屏裝置10，該智能鎖屏裝置10設(shè)置在主機20和多個顯示器30之間，實現(xiàn)多個顯示器30同時鎖屏，該智能鎖屏裝置10包括主控單元11、若干顯示輸出單元12和存儲單元13，該主控中心分別與主機20、顯示輸出單元12和存儲單元13連接，該顯示輸出單元12分別與對應(yīng)的顯示器30連接；其中，

該主機20的顯示信息通過顯示輸出單元12傳輸?shù)綄?yīng)的顯示器30中并顯示；

當主控單元11接收到主機20的鎖屏指令時，會主動通過顯示輸出單元12將對應(yīng)顯示器30的EDID信息存儲到存儲單元13中，并自動切換EDID的訪問通道，保持顯示器30的接入偵測為正常接入狀態(tài)，保持顯示輸出，實現(xiàn)鎖屏。并通過顯示輸出單元12將根據(jù)EDID信息輸出正確的顯示分辨率，將顯示信息輸出給顯示器30中并顯示，即使顯示器30被摘除顯示輸出信號仍然可以保持顯示。

進一步地，該主控單元11包括主控處理器111和邏輯控制電路112，該主控處理器111分別與主機20、邏輯控制電路112、顯示輸出單元12和存儲單元13連接，該邏輯控制電路112分別與顯示輸出單元12和存儲單元13連接；其中，

當主控處理器111接收到主機20的鎖屏指令時，該主控處理器111通過邏輯控制電路112獲取對應(yīng)顯示器30的EDID信息，并通過邏輯控制電路112存儲到存儲單元13中，并通過邏輯控制電路112將顯示輸出單元12的EDID通道切換到對應(yīng)的存儲單元13，保持顯示控制器121的顯示器30的接入偵測為正常接入狀態(tài)，實現(xiàn)鎖屏。該顯示輸出單元12根據(jù)顯示器30是否接入偵測狀態(tài)以及EDID信息正確配置輸出顯示信號，顯示輸出傳輸?shù)綄?yīng)的顯示器30中并顯示，即使在顯示器30被摘除顯示輸出信號仍然可以保持。

進一步地，該存儲單元13包括若干存儲空間，該邏輯控制電路112用于選擇對應(yīng)的存儲空間以及選擇對應(yīng)的顯示輸出接口通道和對應(yīng)存儲空間的地址控制，該主控處理器111通過邏輯控制電路112讀取顯示器30的EDID信息或把對應(yīng)的EDID信息寫入到選擇的存儲空間中以及邏輯通道選擇和鎖屏控制的輸出。

進一步地，該顯示輸出單元12包括顯示輸出接口122和顯示控制器121，該顯示輸出接口122分別與對應(yīng)的顯示器30連接，該輸出接口122和顯示控制器121與邏輯控制電路112連接；其中，

該顯示控制器121分別與對應(yīng)的顯示輸出接口122連接，顯示控制器121用于讀取顯示器30以及對應(yīng)的存儲單元13，該顯示控制器121通過邏輯控制電路112判斷的狀態(tài)獲取對應(yīng)的顯示器EDID信息，或?qū)?yīng)的存儲單元存儲13的EDID信息，并根據(jù)邏輯控制電路112判斷的顯示器30的接入偵測的狀態(tài)，確定是否需要輸出顯示，實現(xiàn)智能鎖屏。

進一步地，該智能鎖屏裝置10還包括一鎖屏開關(guān)40，該鎖屏開關(guān)40與主控處理器111連接，該主控處理器111接收到鎖屏開關(guān)40的鎖屏開啟指令時實現(xiàn)鎖屏，或者該主控處理器111接收到鎖屏開關(guān)40的鎖屏關(guān)閉指令時解除鎖屏。

其中，該鎖屏開關(guān)40輸入控制在主控處理器111中還建立了延時模塊，該延時模塊在預(yù)設(shè)時間內(nèi)均檢測到開啟信號或關(guān)閉信號時，該鎖屏開關(guān)40產(chǎn)生強制鎖屏開啟指令或鎖屏關(guān)閉指令。

進一步地，該主機20包括PCH模塊21，該主控處理器111與PCH模塊21連接，該PCH模塊21通過I2C傳輸方式或Uart傳輸方式將正常鎖屏、強制、解除鎖屏指令發(fā)送到主控處理器111中。

進一步地，該智能鎖屏裝置10包括鎖屏指示模塊50，該鎖屏指示模塊50與主控處理器111連接，該鎖屏指示模塊50用于在鎖屏過程中以及鎖屏完成后進行對應(yīng)的狀態(tài)指示。

進一步地，該智能鎖屏裝置還包括掉電恢復(fù)模塊，該掉電恢復(fù)模塊存儲有主機掉電關(guān)機前的鎖屏狀態(tài)，在主機掉電關(guān)機重新開機時，該主控處理器會主動檢查關(guān)機前的鎖屏狀態(tài)，并根據(jù)檢查到的結(jié)果恢復(fù)至關(guān)機前狀態(tài)。

如圖3所示，本實用新型提供一種主控處理器的較佳實施例。

主控處理器111為一MCU(U4)，MCU優(yōu)選為M054MCU，也可以使用任何一款MCU做功能替代。其IO配置包括多種類型，包括GPIO Output、GPIO Input、I2C、Uart等，分別與連接的功能進行連接。其中，存儲單元13簡稱EPROM。

其中，GPIO Output的相關(guān)信號所對應(yīng)的引腳為P0.0～P0.7、P2.0～P2.3、P2.5、P3.6和P4.3，且P0.0～P0.7、P2.0～P2.3與邏輯控制電路112連接，P2.5與存儲單元13連接，P3.6與顯示輸出接口122連接，P4.3與鎖屏指示模塊50連接，用于在鎖屏階段MCU選擇對應(yīng)的顯示接口操作、執(zhí)行鎖屏指令和鎖屏指示。

其中，GPIO Input的相關(guān)信號所對應(yīng)的引腳為P1.2、P1.3和P3.3，且P1.2和P1.3與PCH模塊21連接，P3.3與鎖屏開關(guān)40，用于系統(tǒng)運行狀態(tài)判別、自動啟動鎖屏狀態(tài)、鎖屏輸入。

其中，I2C的相關(guān)信號所對應(yīng)的引腳為P3.4、P3.5、P4.5和P4.4，且P3.4和P3.5與PCH模塊21連接，P4.5和P4.4與邏輯控制電路112連接，分別用在MCU獲取顯示器信息以及操作EPROM用途和接收上位主機20系統(tǒng)下達鎖屏以及解鎖命令用途；UART的相關(guān)信號所對應(yīng)的引腳為P3.1和P3.0，其與PCH模塊連接，用于接收上位主機20系統(tǒng)下達鎖屏以及解鎖命令。

如圖4和圖5所示，本實用新型提供顯示控制器的較佳實施例。

參考圖4，顯示控制器121可為任何一種標準VGA顯示控制器121，輸出信號PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA為顯示輸出的三基色信號，該信號與顯示輸出接口122連接，PORT*_AHSYNCO/PORT*_AVSYNCO為顯示輸出的行場同步信號，該信號的輸出端與顯示輸出接口122連接。

其中，PORT*_CRT_DDCCLK/PORT*_CRT_DDCSDA為顯示輸出的EDID I2C通道，用于獲取顯示信息，與邏輯控制電路112的其中一組I2C連接。

參考圖5，顯示控制器121可為任何一種標準HDMI、DVI顯示控制器121，輸出信號HDMI*_TX0_O_DP/DN,HDMI*_TX1_O_DP/DN,HDMI*_TX2_O_DP/DN為顯示輸出的數(shù)據(jù)信號，HDMI*_CLK_O_DP/DN為顯示輸出的時鐘同步信號。

其中，該兩種信號是顯示信息的關(guān)鍵信號并與顯示輸出接口122連接，PORT*_GPU_SCL/PORT*_GPU_SDA為顯示輸出的EDID I2C通道，用于獲取顯示信息，與邏輯控制電路112的其中一組I2C連接；HDMI*_HPD為顯示器插入偵測信號，與邏輯控制電路112連接。

如圖6、圖7和圖8所示，本實用新型提供顯示輸出接口的較佳實施例。

參考圖6，三基色R、G、B分別與顯示控制器121的PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA連接，同時還與模擬負載電路連接；行場同步的輸入信號PORT*_AHSYNCO/PORT*_AVSYNCO與顯示控制器121連接，EDID信號PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA與邏輯控制電路112連接。

其中，PORT*_VGA_DET_N為顯示器線材是否插入的偵測信號，采用的VGA的Pin5和Pin10的兩個地Pin，顯示器插入后該Pin為低電平；該信號與模擬負載電路連接；常規(guī)應(yīng)用中接口線路應(yīng)該還需要ESD防護器件，附圖中未顯示。

參考圖7，R13、R16、R18為75歐姆電阻，Q7，Q8，Q9為NPN三極管，R14、R15、R17、R19為常規(guī)的電阻不做特殊限定。

其中，PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA信號與顯示輸出接口122的對應(yīng)接口連接，PORT*_VGA_DET_N為邏輯判斷輸入Pin，與顯示輸出接口122以及邏輯判斷電路的對應(yīng)信號連接。

參考圖8，HDMI*_TX0_O_DP/DN,HDMI*_TX1_O_DP/DN,HDMI*_TX2_O_DP/DN為顯示輸出的數(shù)據(jù)信號，HDMI*_CLK_O_DP/DN為顯示輸出的時鐘同步信號。

其中，該兩種信號是顯示信息的關(guān)鍵信號與顯示控制器121輸出電路連接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA為顯示輸出的EDID I2C通道，與邏輯控制電路112的其中一組I2C連接；PORT*_HDMI_HPD為顯示器插入偵測信號，與邏輯控制電路112連接；常規(guī)應(yīng)用中接口線路應(yīng)該還需要ESD防護器件，附圖中未顯示。

如圖9所示，本實用新型提供存儲單元的較佳實施例。

U1為AT24C02EPROM芯片，與常規(guī)顯示器內(nèi)集成的EPROM芯片一致，芯片的Pin1默認上拉為高電平，地址為A2，可以由邏輯電路輸出的PORT_LOCK_N信號控制為低電平，即為鎖屏狀態(tài)時，地址變更為A0，該地址與常規(guī)的顯示器EDID地址一致。該電路的EPROM地址Pin1，Pin2，Pin3的高低電平不同可以對應(yīng)不同的地址變化。

采用其它地址作為默認的地址也是本實用新型的范疇。其中，PORT*_EPROM_SCL/PORT*_EPROM_SDA為EPROM I2C信號，該信號與邏輯控制電路112的一組I2C連接，同時與顯示控制器121的EDID I2C連接。

如圖10和圖11所示，本實用新型提供邏輯控制電路的較佳實施例。

參考圖10，Q5,Q6,Q11,Q4為常規(guī)的NPN MOS管，Q1,Q2,Q3為節(jié)省面積采用了雙NPN MOS管，Q1,Q2，Q3也可以采用常規(guī)的單個NPN MOS管或用其它專用電子開關(guān)替代。MCU_MASTER_SCL/MCU_MASTER_SDA與MCU連接為MCU獲取顯示信息以及EPROM讀寫操作的信號；PORT*_GPU_SCL/PORT*_GPU_SDA與顯示控制器121的EDID連接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA與顯示輸出接口122的EDID連接，PORT*_EPROM_SCL/PORT*_EPROM_SDA與EPROM連接，Q2，Q3采用低成本的背靠背的設(shè)計，可以防止在多路控制電路應(yīng)用中MCU操作其中一路時，對其它顯示器30端I2C的信號跳變可能產(chǎn)生的串擾，如果采用成本較高的電子開關(guān)該現(xiàn)象也可以得到避免。

PORT*_EPROM_READY_N為I2C選通的控制信號，與MCU連接。MCU初始化完成后PORT*_EPROM_READY_N默認為高電平，再對指定的端口進行操作時將指定端口的PORT*_EPROM_READY_N信號拉低，完成功能后再恢復(fù)拉高實現(xiàn)通道選擇的自動切換；PORT_LOCK_N與EPROM連接，PORT_LOCK與MCU連接。

MCU初始化完成后PORT_LOCK默認為低電平，在執(zhí)行鎖屏指令時自動置為高電平。PORT_LOCK為高電平的時候EPROM的地址切換為A0，Q4DS導通PORT*_DISPLAY_I2C_EN為低電平,Q1截止顯示器控制器和顯示器的EDID斷開連接。PORT*_VGA_DET_N與VGA模擬負載電路、VGA接口連接，DUMMY_LOAD與MCU連接。MCU初始化完成后DUMMY_LOAD電平為高電平Q11導通PORT*_VGA_DET_N為低電平，VGA模擬負載電路失效，在需要執(zhí)行鎖屏的時候與PORT_LOCK信號同步進行操作，變化為低電平，Q11截至輸出為開路狀態(tài)，PORT*_VGA_DET_N由外部上拉電阻R14及顯示輸出接口Pin5和Pin10驅(qū)動，VGA線材正常接入時PORT*_VGA_DET_N輸出為低電平，在VGA線材被移除時PORT*_VGA_DET_N輸出由R14上拉驅(qū)動為高電平，VGA模擬負載電路將自動生效。PORT*_DISKPLAY_SCL/PORT*_DISKPLAY_SDA與顯示輸出接口122連接。

參考圖11，Q12,Q14,Q17,Q18為常規(guī)的NPN MOS管，Q10,Q15,Q16,Q19為節(jié)省面積采用了雙NPN MOS管，Q10,Q15，Q16也可以采用常規(guī)的單個NPN MOS管或用其它電子信號開關(guān)替代。MCU_MASTER_SCL/MCU_MASTER_SDA與MCU連接為MCU獲取顯示器信息以及EPROM讀寫操作的信號；PORT*_GPU_SCL/PORT*_GPU_SDA與顯示控制器121的EDID連接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA與顯示輸出接口122的EDID連接，PORT*_EPROM_SCL/PORT*_EPROM_SDA與EPROM連接，Q15，Q16采用低成本的背靠背的設(shè)計，可以防止在多路控制電路應(yīng)用中MCU操作其中一路時，對其它顯示器30端I2C的信號跳變可能產(chǎn)生的串擾顯示器，如果采用成本較高的電子開關(guān)該現(xiàn)象也可以得到避免。

PORT*_EPROM_READY_N為I2C選通的控制信號，與MCU連接。MCU初始化完成后PORT*_EPROM_READY_N默認為高電平，再對指定的端口進行操作時將指定端口的PORT*_EPROM_READY_N信號拉低，完成功能后再恢復(fù)拉高實現(xiàn)通道選擇的自動切換；PORT_LOCK_N與EPROM連接，PORT_LOCK與MCU連接。

MCU初始化完成后PORT_LOCK默認為低電平，在執(zhí)行鎖屏指令時自動置為高電平。PORT_LOCK為高電平的時候Q14導通，PORT_LOCK_N為低電平，EPROM的地址切換為A0；Q12導通，PORT*_DISPLAY_I2C_EN變?yōu)榈碗娖絈10截止，顯示器控制器和顯示器的EDID斷開連接。Q19的Pin2變高，輸出端Pin6強制為低電平，即使Q19的Pin5輸入PORT*_HDMI_HPD是低電平也不會影響到Q18的Pin1輸入，Q18截止HDMI*_HPD輸出為高電平，表示該路顯示器30接口在位。PORT*_DISKPLAY_SCL/PORT*_DISKPLAY_SDA與顯示輸出接口122連接。

如圖12所示，本實用新型提供PCH模塊的較佳實施例。

PCH_PLTRST_N為平臺復(fù)位信號，作為通知MCU系統(tǒng)平臺已經(jīng)就緒的提示信號，與MCU連接。

BIOS_POST_F_N為系統(tǒng)BIOS POST完成指示信號，用做通知MCU系統(tǒng)BIOS已經(jīng)POST完成的提示信號，與MCU連接。

UART_RXD0/UART_TXD0為常規(guī)的串口信號，用做給MCU下發(fā)鎖屏指令用途，與MCU連接。

SMB_CLK/SMB_DATA為系統(tǒng)I2C總線，用做給MCU下發(fā)鎖屏指令用途，與MCU連接。

如圖13所示，本實用新型提供鎖屏開關(guān)和鎖屏指示模塊的較佳實施例。

鎖屏開關(guān)40優(yōu)選為點出開關(guān)，SW1為普通的點觸開關(guān)，PORT_LOCK_IN_N是鎖屏控制輸出信號，與MCU連接，其是鎖屏指令的硬件輸入入口。

鎖屏指示模塊50優(yōu)選為指示燈模塊，D1為發(fā)光二極管，R24為限流電阻，PORT_LOCK_LED_N是鎖屏狀態(tài)指示燈的信號，鎖屏過程中以及鎖屏完成后可以根據(jù)需要做狀態(tài)指示，比如亮燈或閃爍。

如圖14所示，本實用新型提供主控處理器上電的較佳實施例。

MCU上電初始化對所有的IO進行初始化，P3.4/P3.5初始化為MASTER I2C,P4.5/P4.4初始化為Slaver I2C并指定可供主機20訪問的Slaver地址，P1.2(BIOS_POST_F_N)/P1.3(PCH_PLTRST_N)/P3.3(PORT_LOCK_IN_N)為輸入功能；P3.6(DUMMY_LOAD_N)/P2.5(PORT_LOCK)/P4.3(PORT_LOCK_LED_N)/P0.0(PORT*_EPROM_READY_N)等Pin初始化為輸出功能，并根據(jù)需要將DUMMY_LOAD_N/PORT_LOCK_LED_N/PORT*_EPROM_READY_N默認輸出為高電平，PORT_LOCK默認輸出為低電平；在MCU的RAM中虛擬20個Byte作為本次狀態(tài)查詢及報告的暫存Buffer空間。

初始化完成后，為了規(guī)避主控橋片可能出現(xiàn)的復(fù)位時GPIO輸出異常問題，首先判斷P1.3狀態(tài)，如果輸入狀態(tài)為高電平，則表示PCH模塊21及系統(tǒng)已經(jīng)就緒，繼續(xù)判斷P1.2狀態(tài)，直至P1.2為高電平。

當P1.2為高電平輸入時，將P0.0置為低電平，讀取該通道A2地址的EPROM Byte0～Byte7的數(shù)據(jù)，如果讀出結(jié)果為“00FF FF FF FF FF FF 00”與默認的EDID數(shù)據(jù)頭一致，則表明需要繼續(xù)執(zhí)行鎖屏指令，反之則不需要執(zhí)行鎖屏指令。

不需要鎖屏時，將P0.0置為高電平，繼續(xù)等待鎖屏指令。

如果判定結(jié)果是需要執(zhí)行鎖屏，則將P0.0置為高電平、P2.5置為高電平完成EDID信號切換及EPROM地址的變更、P4.3置為低電平輸出鎖屏狀態(tài)指示、P3.6置為低電平啟動VGA模擬負載電路。

同時，將鎖屏結(jié)果記錄在Buffer空間供上位機查詢用途，完成鎖屏指令。

在上電開機時可以自動恢復(fù)前一次關(guān)機或掉電時的狀態(tài)。

如圖15所示，本實用新型提供正常鎖屏的較佳實施例。

一種智能鎖屏裝置10的鎖屏方法，包括步驟：

接收到鎖屏指令；

依次讀取對應(yīng)顯示器的EDID信息，并存儲到對應(yīng)的存儲空間中；

當讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)異常時，輸出鎖屏異常指示，并重新進入接收指令狀態(tài)等待接收指令，若在預(yù)設(shè)時間內(nèi)接收到繼續(xù)鎖屏的指令，重新讀取前次讀取的異常顯示器的EDID信息并將EDID信息存儲到相應(yīng)的存儲空間中，繼續(xù)執(zhí)行鎖屏；

若在預(yù)設(shè)的時間內(nèi)未收到繼續(xù)鎖屏的指令，則終止當前鎖屏。

進一步地，在主機掉電關(guān)機重新開機時，主動檢查關(guān)機前的鎖屏狀態(tài)，并根據(jù)檢查到的結(jié)果恢復(fù)至關(guān)機前狀態(tài)。

具體地，在等待鎖屏工作狀態(tài)下，接收到I2C或者UART下達的鎖屏指令，或者是偵測到P3.3有低脈沖輸入時，啟動正常鎖屏流程。根據(jù)實際的端口數(shù)量從第一個端口開始置相應(yīng)的PORT*_EPROM_READY_N信號低電平，并讀取該通道顯示器的EDID信息，并做校對。確認讀取的數(shù)據(jù)無誤后，將讀取出來的EDID信息寫入到地址為A2的EPROM中，再將該端口對應(yīng)的PORT*_EPROM_READY_N置為高電平。依次執(zhí)行，并記錄每次的讀取及寫入的狀況。

如與某個端口讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)異常時，置P4.3為5Hz頻率的快速，輸出鎖屏異常指示，提示用戶檢查。并在重新啟動接收指令，等待接收指令，如在1分鐘內(nèi)接收到繼續(xù)鎖屏的指令，則針對異常的端口進行第二次處理。如在1分鐘內(nèi)未收到任何的鎖屏指令，則記錄鎖屏結(jié)果。置P3.6低電平，啟動VGA模擬負載電路，P2.5置為高電平，完成EDID信號切換，以及EPROM地址的變更，P4.3保持5Hz頻率輸出，鎖屏指示燈指示未正常完成鎖屏。

如所有的端口操作正常，則記錄鎖屏結(jié)果，置P3.6低電平，啟動VGA模擬負載電路(VGA鎖屏才需要用到)，P2.5置為高電平，完成EDID信號切換，以及EPROM地址的變更，置P4.3低電平鎖屏狀態(tài)燈常量，指示鎖屏正常。

如圖16所示，本實用新型提供強制鎖屏的較佳實施例。

強制鎖屏的功能，只需要在第一個顯示輸出口上接上顯示器，可以滿足在施工現(xiàn)場或軟件調(diào)試時顯示設(shè)備未到位的調(diào)試工作。具體操作流程如下：

在等待鎖屏工作下接收到P3.3低電平保持時間大于3秒鐘，或者是I2C、UART總線上收到上位主機20下達的強制鎖屏指令時，啟動強制鎖屏流程。

首先置PORT1_EPROM_READY_N為低電平，選通第一個端口的邏輯控制線路的I2C通道，然后獲取顯示器EDID信息，在校對無誤后寫入到當前通道的A2地址EPROM中，再置PORT1_EPROM_READY_N為高電平，再依次將相應(yīng)的PORT*_EPROM_READY_N信號拉低，將數(shù)據(jù)寫入相應(yīng)的A2EPROM中，輸入寫入完畢后將PORT*_EPROM_READY_N置為高電平，直到所有的接口完成。

如遇到讀取EDID數(shù)據(jù)或?qū)懭霐?shù)據(jù)錯誤時置P4.3為5Hz頻率的快速，輸出鎖屏異常指示，提示用戶檢查。記錄鎖屏結(jié)果，便于用戶查詢狀態(tài)。置P3.6低電平，啟動VGA模擬負載電路(VGA鎖屏才需要用到)，P2.5置為高電平，完成EDID信號切換，以及EPROM地址的變更，P4.3保持5Hz頻率輸出，鎖屏指示燈指示未正常完成鎖屏。

如所有的端口操作正常，則記錄鎖屏結(jié)果，置P3.6低電平，啟動VGA模擬負載電路，P2.5置為高電平，完成EDID信號切換，以及EPROM地址的變更，置P4.3低電平鎖屏狀態(tài)燈常量，指示鎖屏正常。

如圖17所示，本實用新型提供解除鎖屏的較佳實施例。

在鎖屏狀態(tài)時，偵測到P3.3低電平保持時間超過5秒，或者接收到I2C、UART發(fā)送過來的解鎖指令時，開始啟動解鎖流程，為快速解除鎖屏指令，MCU只需要將第一個端口的EPROM數(shù)據(jù)做變更即可，將PORT1_EPROM_READY_N置為低電平，將該通道的本地EPROM數(shù)據(jù)的Byte0～Byte7全部置為“FF”，再將PORT1_EPROM_READY_N置為高電平。

進一步將P4.3/P3.6置為高電平，P2.5置為低電平。修改暫存Buffer中的鎖屏狀態(tài)，完成解鎖流程。

本實用新型的為多個顯示控制器121的輸出進行同時鎖屏，并可以提供與現(xiàn)實應(yīng)用所需要的相同顯示器信息。在顯示器被拔出、再次插回時顯示輸出的布局不會發(fā)生任何的變化，同時提供硬件開關(guān)鎖屏、解鎖和軟件指令鎖屏、解鎖多種操作應(yīng)用方法，在硬件鎖屏和解鎖上還具有延時判斷，不會由于意外碰觸開關(guān)導致解鎖，在開機上電時自動對前一次關(guān)機前的狀態(tài)進行判斷能有效地滿足現(xiàn)實應(yīng)用的各種應(yīng)用場景。

以上所述者，僅為本實用新型最佳實施例而已，并非用于限制本實用新型的范圍，凡依本實用新型申請專利范圍所作的等效變化或修飾，皆為本實用新型所涵蓋。