1.一種高速率數(shù)據(jù)傳輸?shù)纳漕l信號(hào)處理板卡，包括電路板板體，在所述電路板板體上設(shè)有處理器和與所述處理器連接的信號(hào)預(yù)處理電路，其特征在于：在所述電路板板體上還設(shè)有第一數(shù)據(jù)接口和第二數(shù)據(jù)接口，所述第一數(shù)據(jù)接口連接于所述信號(hào)預(yù)處理電路，所述第二數(shù)據(jù)接口連接于所述處理器，所述第一數(shù)據(jù)接口為AMP接口，所述第二數(shù)據(jù)接口為PCI-E接口。
2.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)傳輸?shù)纳漕l信號(hào)處理板卡，其特征在于：所述第一數(shù)據(jù)接口設(shè)置在電路板板體上的第一邊上，第二數(shù)據(jù)接口設(shè)置在電路板板體上的第二邊上，其中，所述第一邊和第二邊在所述電路板板體上為相鄰邊或者為對(duì)邊。
3.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)傳輸?shù)纳漕l信號(hào)處理板卡，其特征在于：所述信號(hào)預(yù)處理電路為信號(hào)整形電路。
4.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)傳輸?shù)纳漕l信號(hào)處理板卡，其特征在于：在信號(hào)預(yù)處理電路和第一數(shù)據(jù)接口之間的連線上還設(shè)置一過壓保護(hù)電路。
5.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)傳輸?shù)纳漕l信號(hào)處理板卡，其特征在于：所述電路板板體上的處理器為一種可編程控制器。
6.根據(jù)權(quán)利要求5所述的高速率數(shù)據(jù)傳輸?shù)纳漕l信號(hào)處理板卡，其特征在于：所述處理器為FPGA。