本實用新型涉及人工神經(jīng)網(wǎng)絡(luò)技術(shù)領(lǐng)域，尤其涉及脈沖神經(jīng)電路。

背景技術(shù)：

在人工神經(jīng)網(wǎng)絡(luò)領(lǐng)域，脈沖神經(jīng)網(wǎng)絡(luò)的模擬與實現(xiàn)在近年來引起了人們的廣泛關(guān)注。針對生理上神經(jīng)脈沖的主要特征，人們提出了許多不同的模型來進(jìn)行擬合，如I&F模型、Izhikevich模型和H-H模型等等，而Izhikevich模型由于能更高效、更簡單地實現(xiàn)精確的神經(jīng)脈沖的模擬，成為了最常用的模型之一。在神經(jīng)系統(tǒng)的實現(xiàn)方面，VLSI可利用電子元件和電路來模擬神經(jīng)行為，成為了計算神經(jīng)科學(xué)的一種主要實現(xiàn)方式。這其中，模擬集成電路由于具有更高效、更低功耗等優(yōu)勢，成為了脈沖神經(jīng)電路設(shè)計的主流。為更好地實現(xiàn)Izhikevich模型的脈沖神經(jīng)電路設(shè)計，人們提出了一種分段線性化的Izhikevich模型，分段線性的改進(jìn)可以使Izhikevich模型的實現(xiàn)電路更加簡單、準(zhǔn)確。

所謂分段線性化的Izhikevich模型，是指采用分段描述來替代Izhikevich模型中的平方項，其表達(dá)式為：

當(dāng)ν≥v_th時，

其中，ν表示膜電位，u表示膜恢復(fù)電位，I表示輸入電流，k₁、k₂、k₃、a、b為常數(shù)；v_th為膜電位閾值，當(dāng)膜電位超過膜電位閾值，則ν和u被重新賦值；c、d為常數(shù)，選擇不同的c、d值可得到不同模式的神經(jīng)脈沖模式。

目前Izhikevich模型的脈沖神經(jīng)電路主要實現(xiàn)方案有：(1)采用MOS管飽和區(qū)的平方特性來模擬Izhikevich模型的表達(dá)式。參見文獻(xiàn)Jayawan H B Wijekoon,Piotr Dudek.Compact silicon neuron circuit with spiking and bursting behavior.Neural Netw[J].Neural Networks,2008,21(2-3):524-34。(2)采用tau-cell結(jié)構(gòu)以全電流信號的方式模擬Izhikevich模型的表達(dá)式。參見文獻(xiàn)Van Schaik A,Jin C T,McEwan A L,et al.A log-domain implementation of the Izhikevich neuron model[C].ISCAS.2010:4253-4256。(3)采用CCII和二極管組合的方式實現(xiàn)分段線性化的Izhikevich模型。參見文獻(xiàn)Sharifipoor O,Ahmadi A.An analog implementation of biologically plausible neurons using CCII building blocks[J].Neural Networks the Official Journal of the International Neural Network Society,2012,36C(8):129-135。

上述實現(xiàn)方案的問題在于：如上述方案(1)采用飽和區(qū)工作的MOS管會消耗較大的電源電壓，使得功耗較大，很難構(gòu)成大規(guī)模神經(jīng)網(wǎng)絡(luò)；此外，MOS管飽和區(qū)盡管能夠出現(xiàn)平方項，但該方案下構(gòu)成的電路所實現(xiàn)的表達(dá)式與Izhikevich模型的表達(dá)式仍有很大差別。方案(2)中全電流形式構(gòu)成的電路是將Izhikevich模型中的變量全部轉(zhuǎn)換為電流，只是滿足了轉(zhuǎn)換后的數(shù)學(xué)表達(dá)式中的關(guān)系，然而實際的神經(jīng)脈沖是由離子電流的注入而引起的變化的膜電位，也即Izhikevich模型所要模擬的是電壓與電流之間的轉(zhuǎn)化關(guān)系；此外該電路中用到了很多的偏置電流，會增加電路實現(xiàn)的難度。方案(3)采用CCII和二極管組合的方式實現(xiàn)分段線性化的Izhikevich模型，實現(xiàn)理論簡單，但由于采用了二極管，該電路難以集成；同時，為保證CCII電路正常工作采用雙電源供電，供電方式復(fù)雜且電源電壓較高。

技術(shù)實現(xiàn)要素：

本實用新型實施例提供一種脈沖神經(jīng)電路，用以使電路實現(xiàn)更簡單，提高電路集成度，并在低電壓低功耗條件下更好的模擬分段線性化Izhikevich模型，該脈沖神經(jīng)電路包括脈沖產(chǎn)生電路和膜電位重賦值電路；

脈沖產(chǎn)生電路，通過運算跨導(dǎo)放大器，與運算跨導(dǎo)放大器連接的電流絕對值電路、電流鏡、用于模擬膜電位的第一電容C_v和用于模擬膜恢復(fù)電位的第二電容C_u，被構(gòu)造為用于模擬神經(jīng)脈沖振蕩；

與脈沖產(chǎn)生電路連接的膜電位重賦值電路，通過運算跨導(dǎo)放大器實現(xiàn)的電壓比較器，開關(guān)電路，被構(gòu)造為用于膜電位重賦值。

本實用新型實施例的脈沖神經(jīng)電路基于分段線性化Izhikevich模型，采用運算跨導(dǎo)放大器、電流絕對值電路和電流鏡等簡單電路模塊的組合，得到多種神經(jīng)脈沖模式，相對于現(xiàn)有方案電路的實現(xiàn)更簡單，且采用電流絕對值電路可以間接實現(xiàn)電壓的絕對值運算，相對于現(xiàn)有方案去掉了二極管，使得電路更易集成；采用電壓與電流相結(jié)合的方式，可以更好的模擬實際中離子電流與膜電位之間的關(guān)系，相對于現(xiàn)有方案電路實現(xiàn)功能與模型中的表達(dá)式更相近；并且可以實現(xiàn)低電壓工作下的甚低功耗設(shè)計，滿足神經(jīng)電路大規(guī)模的設(shè)計需求。

附圖說明

為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。在附圖中：

圖1為本實用新型實施例中脈沖神經(jīng)電路的具體實例圖；

圖2為本實用新型實施例中OTA電路結(jié)構(gòu)的一個具體實例圖；

圖3為本實用新型實施例中OTA電路結(jié)構(gòu)的另一具體實例圖；

圖4為本實用新型實施例中電流絕對值電路的一個具體實例圖；

圖5為本實用新型實施例中電流鏡的一個具體實例圖。

具體實施方式

為使本實用新型實施例的目的、技術(shù)方案和優(yōu)點更加清楚明白，下面結(jié)合附圖對本實用新型實施例做進(jìn)一步詳細(xì)說明。在此，本實用新型的示意性實施例及其說明用于解釋本實用新型，但并不作為對本實用新型的限定。

為了使電路實現(xiàn)更簡單，提高電路集成度，并在低電壓低功耗條件下更好的模擬分段線性化Izhikevich模型，本實用新型實施例提供一種脈沖神經(jīng)電路，該脈沖神經(jīng)電路基于分段線性化Izhikevich模型，根據(jù)由Izhikevich模型演變得到的分段線性化表達(dá)式，采用運算跨導(dǎo)放大器、電流絕對值電路和電流鏡等簡單模塊的組合，得到了具有多種神經(jīng)脈沖方式的電路，該電路容易集成，可以實現(xiàn)低電壓工作下的甚低功耗設(shè)計，滿足神經(jīng)電路大規(guī)模的設(shè)計需求。

具體實施時，本實用新型實施例采用脈沖產(chǎn)生電路與膜電位重賦值電路相結(jié)合的方式實現(xiàn)分段線性化Izhikevich模型的脈沖神經(jīng)電路。脈沖產(chǎn)生電路，通過運算跨導(dǎo)放大器，與運算跨導(dǎo)放大器連接的電流絕對值電路、電流鏡、用于模擬膜電位的第一電容C_v和用于模擬膜恢復(fù)電位的第二電容C_u，被構(gòu)造為用于模擬神經(jīng)脈沖振蕩；與脈沖產(chǎn)生電路連接的膜電位重賦值電路，通過運算跨導(dǎo)放大器實現(xiàn)的電壓比較器，開關(guān)電路，被構(gòu)造為用于膜電位重賦值。

下面結(jié)合圖1的示例說明本實用新型實施例的脈沖神經(jīng)電路的具體實施。當(dāng)然，本領(lǐng)域技術(shù)人員容易理解，圖1所示的具體電路結(jié)構(gòu)僅為實現(xiàn)本實用新型實施例脈沖神經(jīng)電路的一個具體實例，在具體實施時完全可以將電路中的部分或全部結(jié)構(gòu)單元進(jìn)行變形，例如可以通過增加或增少晶體管來實現(xiàn)相同的功能，進(jìn)一步的，比如對于電流絕對值電路、電流鏡、電壓比較器或開關(guān)電路進(jìn)行具體結(jié)構(gòu)上的重新設(shè)計，而保持電路的實現(xiàn)原理相同。

如圖1所示，在本例中該脈沖神經(jīng)電路可以包括脈沖產(chǎn)生電路和膜電位重賦值電路；

脈沖產(chǎn)生電路包括：第一運算跨導(dǎo)放大器OTA1，第二運算跨導(dǎo)放大器OTA2，第三運算跨導(dǎo)放大器OTA3；

第一運算跨導(dǎo)放大器OTA1正電壓輸入端連接第二運算跨導(dǎo)放大器OTA2正電壓輸入端和第一電容C_v正極；第一運算跨導(dǎo)放大器OTA1負(fù)電壓輸入端接入第一電壓k′₁；第一運算跨導(dǎo)放大器OTA1輸出端連接電流絕對值電路輸入端；第二運算跨導(dǎo)放大器OTA2正電壓輸入端連接電流鏡第一輸入端；第二運算跨導(dǎo)放大器OTA2負(fù)電壓輸入端與輸出端短接；第二運算跨導(dǎo)放大器OTA2輸出端連接第三運算跨導(dǎo)放大器OTA3正電壓輸入端和第二電容C_u正極；第三運算跨導(dǎo)放大器OTA3負(fù)電壓輸入端接入第二電壓k′₃；第三運算跨導(dǎo)放大器OTA3輸出端連接電流鏡第二輸入端；第一電容C_v正極接入輸入電流I，負(fù)極接地；第二電容C_u負(fù)極接地；電流絕對值電路輸出端連接第一電容C_v正極；

膜電位重賦值電路包括：作為電壓比較器的第四運算跨導(dǎo)放大器OTA4，作為開關(guān)電路的第一PMOS器件PMOS1和第一NMOS器件NMOS1；

第四運算跨導(dǎo)放大器OTA4正電壓輸入端連接第一電容C_v正極和第一NMOS器件NMOS1漏極；第四運算跨導(dǎo)放大器OTA4負(fù)電壓輸入端接入第三電壓V_th；第四運算跨導(dǎo)放大器OTA4正電流輸出端連接第一NMOS器件NMOS1柵極；第四運算跨導(dǎo)放大器OTA4負(fù)電流輸出端連接第一PMOS器件PMOS1柵極；第一PMOS器件PMOS1源極接入第四電壓d；第一PMOS器件PMOS1漏極連接第二電容C_u正極；第一NMOS器件NMOS1源極接入第五電壓c。

在圖1中，電流鏡第二輸入端的輸入電流標(biāo)記為I₂，電流鏡第一輸入端的輸入電流標(biāo)記為I₃，由電流絕對值電路輸出端信號線提供至第二電容C_u正極的電流標(biāo)記為I₁。

由圖1可知，流經(jīng)第一電容C_v和第二電容C_u的電流可分別表示為：

其中v、u分別為第一電容C_v和第二電容C_u兩端電壓，ν表示膜電位，u表示膜恢復(fù)電位。g_m1表示第一運算跨導(dǎo)放大器OTA1對應(yīng)的跨導(dǎo)，g_m2表示第二運算跨導(dǎo)放大器OTA2對應(yīng)的跨導(dǎo)，g_m3表示第三運算跨導(dǎo)放大器OTA3對應(yīng)的跨導(dǎo)。對(3)式和(4)式進(jìn)行簡化可得到：

k₄、k₅為常數(shù)。對比(5)式、(6)式與(1)式可看出，脈沖產(chǎn)生電路可以較為精確的得到分段線性化Izhikevich模型中的神經(jīng)脈沖振蕩。

在膜電位重賦值電路中，第四運算跨導(dǎo)放大器OTA4為電壓比較器，第一PMOS器件PMOS1和第一NMOS器件NMOS1為開關(guān)電路。當(dāng)v上升時，由于電壓比較器和開關(guān)速度的限制，v會大于第三電壓v_th并達(dá)到vdd，其中第三電壓v_th為膜電位閾值，此時會使得第一NMOS器件NMOS1導(dǎo)通，v置為第五電壓c；而當(dāng)選擇合適的第一PMOS器件PMOS1尺寸時，由于其導(dǎo)通時間很短，u不會完全置為第四電壓d，而會使得受第四電壓d控制的部分電荷轉(zhuǎn)移到第二電容C_u上，從而近似的實現(xiàn)了膜電位的重賦值，即式(2)所完成的功能。

在本實用新型實施例中，第一運算跨導(dǎo)放大器OTA1，第二運算跨導(dǎo)放大器OTA2，第三運算跨導(dǎo)放大器OTA3，第四運算跨導(dǎo)放大器OTA4可以有多種實現(xiàn)方式。圖2為本實用新型實施例中OTA電路結(jié)構(gòu)的一個具體實例圖，如圖2所示，本例中OTA電路采用由五個MOS管構(gòu)成的結(jié)構(gòu)，在該結(jié)構(gòu)中：

第二NMOS器件NMOS2源極連接第三NMOS器件NMOS3源極，并接地；第二NMOS器件NMOS2柵極連接第三NMOS器件NMOS3柵極，并與第二NMOS器件NMOS2漏極短接；第二NMOS器件NMOS2漏極連接第二PMOS器件PMOS2漏極，并作為負(fù)電流輸出端；

第三NMOS器件NMOS3漏極連接第三PMOS器件PMOS3漏極，并作為正電流輸出端；

第二PMOS器件PMOS2柵極作為正電壓輸入端；第二PMOS器件PMOS2源極連接第三PMOS器件PMOS3源極和第四PMOS器件PMOS4漏極；

第三PMOS器件PMOS3柵極作為負(fù)電壓輸入端；

第四PMOS器件PMOS4柵極接入第六電壓v_b；第四PMOS器件PMOS4源極接入輸入電壓vdd。

又如，采用輸入管為NMOS的OTA，依然可以實現(xiàn)電路功能。圖3為本實用新型實施例中OTA電路結(jié)構(gòu)的另一具體實例圖，如圖3所示，本例中OTA電路采用由五個MOS管構(gòu)成的結(jié)構(gòu)，在該結(jié)構(gòu)中：

第十二NMOS器件NMOS12源極連接第十三NMOS器件NMOS13源極和第十四NMOS器件NMOS14漏極；第十二NMOS器件NMOS12柵極作為正電壓輸入端；第十二NMOS器件NMOS12漏極連接第七PMOS器件PMOS7漏極，并作為負(fù)電流輸出端；

第十三NMOS器件NMOS13柵極作為負(fù)電壓輸入端；第十三NMOS器件NMOS13漏極連接第八PMOS器件PMOS8漏極，并作為正電流輸出端；

第十四NMOS器件NMOS14源極接地；第十四NMOS器件NMOS14柵極接第六電壓v_b；

第七PMOS器件PMOS7漏極與柵極短接；第七PMOS器件PMOS7柵極連接第八PMOS器件PMOS8柵極；第七PMOS器件PMOS7源極連接第八PMOS器件PMOS8源極，并接入輸入電壓vdd。

在具體的實例中，例如在圖2或圖3所示實例中，第一運算跨導(dǎo)放大器OTA1、第二運算跨導(dǎo)放大器OTA2和第三運算跨導(dǎo)放大器OTA3采用同相單端輸出方式；第四運算跨導(dǎo)放大器OTA4采用雙端輸出方式。

實施時電流絕對值電路也可以有多種實現(xiàn)方式。圖4為本實用新型實施例中電流絕對值電路的一個具體實例圖，如圖4所示，本例中電流絕對值電路采用如下結(jié)構(gòu)：

第四NMOS器件NMOS4漏極連接恒流源輸出端；第四NMOS器件NMOS4柵極連接第五NMOS器件NMOS5柵極；第四NMOS器件NMOS4源極連接第八NMOS器件NMOS8漏極；圖4中恒流源電流標(biāo)記為I_B；

第五NMOS器件NMOS5源極連接第六NMOS器件NMOS6漏極，并作為電流絕對值電路輸入端，圖4中輸入電流標(biāo)記為I_i；第五NMOS器件NMOS5漏極連接第五PMOS器件PMOS5漏極和第七NMOS器件NMOS7漏極；

第六NMOS器件NMOS6漏極與柵極短接；第六NMOS器件NMOS6柵極連接第七NMOS器件NMOS7柵極；第六NMOS器件NMOS6源極連接第七NMOS器件NMOS7源極，并接地；

第八NMOS器件NMOS8漏極與柵極短接；第八NMOS器件NMOS8柵極連接第九NMOS器件NMOS9柵極；第八NMOS器件NMOS8源極連接第九NMOS器件NMOS9源極，并接地；

第九NMOS器件NMOS9漏極連接第六PMOS器件PMOS6漏極，并作為電流絕對值電路輸出端，圖4中輸出電流標(biāo)記為I_o；

第六PMOS器件PMOS6柵極連接第五PMOS器件PMOS5柵極；第六PMOS器件PMOS6源極連接第五PMOS器件PMOS5源極和恒流源輸入端，并接入輸入電壓vdd；

第五PMOS器件PMOS5柵極與漏極短接。

不論輸入電流為正為負(fù)，電流絕對值電路均可得到正向的輸出電流。

實施時電流鏡也可以有多種實現(xiàn)方式，例如采用基本電流鏡結(jié)構(gòu)，或是采用威爾遜電流鏡結(jié)構(gòu)，又或是采用級聯(lián)電流鏡結(jié)構(gòu)均可。圖5為本實用新型實施例中電流鏡的一個具體實例圖，如圖5所示，本例中電流鏡采用基本電流鏡結(jié)構(gòu)，由NMOS管構(gòu)成，其中：

第十NMOS器件NMOS10源極連接第十一NMOS器件NMOS11源極，并接地；第十NMOS器件NMOS10柵極連接第十一NMOS器件NMOS11柵極；第十NMOS器件NMOS10漏極與柵極短接，并作為電流鏡第一輸入端，圖5中輸入電流鏡第一輸入端的電流標(biāo)記為I_i；

第十一NMOS器件NMOS11漏極作為電流鏡第二輸入端，圖5中輸入電流鏡第二輸入端的電流標(biāo)記為I_o。

實施例中脈沖神經(jīng)電路工作在亞閾值區(qū)域，可以使功耗和電源電壓大大降低。

綜上所述，本實用新型實施例的脈沖神經(jīng)電路具備如下優(yōu)點：

1、結(jié)構(gòu)方面：本實用新型實施例采用簡單電路模塊組合的方式，實現(xiàn)了一種基于分段線性化Izhikevich模型的脈沖神經(jīng)電路，結(jié)構(gòu)簡單。

2、功耗方面：脈沖神經(jīng)電路工作在亞閾區(qū)，電源電壓和工作電流很低，大大降低了功耗，更適合在構(gòu)建大規(guī)模神經(jīng)網(wǎng)絡(luò)中應(yīng)用。

3、精確性方面：簡單模塊的組合使得電路實現(xiàn)的函數(shù)功能與分段線性化Izhikevich模型的函數(shù)表達(dá)式更加相似，模擬的神經(jīng)脈沖更加精確。

4、集成方面：采用電流絕對值電路可以間接實現(xiàn)電壓絕對值的運算，相對于現(xiàn)有技術(shù)去掉了二極管，且在單電源下即可正常工作，使得電路更易集成。

以上所述的具體實施例，對本實用新型的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本實用新型的具體實施例而已，并不用于限定本實用新型的保護(hù)范圍，凡在本實用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實用新型的保護(hù)范圍之內(nèi)。