本實(shí)用新型屬于嵌入式信號(hào)處理領(lǐng)域，尤其涉及一種基于CPCIE和OpenVPX架構(gòu)的嵌入式信號(hào)處理系統(tǒng)。

背景技術(shù)：

在嵌入式信號(hào)處理領(lǐng)域，尤其是軍用雷達(dá)信號(hào)處理計(jì)算機(jī)，廣泛采用CPCIE架構(gòu)的加固計(jì)算機(jī)作為顯示控制和指揮平臺(tái)。CPCIE總線架構(gòu)以具有高帶寬、抗惡劣環(huán)境的特點(diǎn)，已全面替代原CPCI總線架構(gòu)，成為主流總線技術(shù)。但隨著軍用雷達(dá)系統(tǒng)對(duì)數(shù)據(jù)處理能力和實(shí)時(shí)處理性能的要求顯著提高，CPCIE架構(gòu)的計(jì)算機(jī)已不滿足日益提高的應(yīng)用需求；為了適應(yīng)數(shù)字技術(shù)的不斷發(fā)展，VITA協(xié)會(huì)于2002年提出了VITA46(VPX)標(biāo)準(zhǔn)，2007年該標(biāo)準(zhǔn)成為美國國家標(biāo)準(zhǔn)。VPX標(biāo)準(zhǔn)主要采用高速串行總線替代并行總線、采用包交換結(jié)構(gòu)替代了并行互聯(lián)結(jié)構(gòu)、選用新的連接器，增強(qiáng)了數(shù)據(jù)傳輸速率和可靠性、增強(qiáng)了系統(tǒng)供電能力和散熱能力。由于VITA46標(biāo)準(zhǔn)比較宏觀，各個(gè)廠家的VITA46產(chǎn)品基本上不可能互換和兼容，為了解決該問題，VITA協(xié)會(huì)推出了VITA65(OpenVPX)標(biāo)準(zhǔn)。2010年，VITA65標(biāo)準(zhǔn)成為美國國家標(biāo)準(zhǔn)。目前OpenVPX標(biāo)準(zhǔn)已得到廣泛應(yīng)用與認(rèn)可；

獨(dú)立CPCIE架構(gòu)無法滿足嵌入式技術(shù)機(jī)日益增長的數(shù)據(jù)容量、通信帶寬和拓展性需求，OpenVPX架構(gòu)無法獨(dú)立實(shí)現(xiàn)嵌入式計(jì)算機(jī)的顯控功能。綜合CPCIE架構(gòu)和OpenVPX架構(gòu)的各自優(yōu)勢，集成兩種總線架構(gòu)，滿足嵌入式計(jì)算機(jī)的顯控功能和大數(shù)據(jù)高速率傳輸性能的需求，解決總線間互連交換的技術(shù)難題，研制一種基于CPCIE和OpenVPX架構(gòu)的計(jì)算機(jī)，意義重大。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，為了解決現(xiàn)有技術(shù)的不足，本實(shí)用新型提供了一種基于CPCIE和OpenVPX架構(gòu)的嵌入式信號(hào)處理系統(tǒng)，具有高帶寬、低時(shí)延的性能；且整個(gè)系統(tǒng)具備OpenVPX架構(gòu)的高帶寬高速率數(shù)據(jù)處理能力，同時(shí)可將數(shù)據(jù)處理結(jié)果傳輸至CPCIE架構(gòu)子系統(tǒng)，實(shí)現(xiàn)顯示功能。

為實(shí)現(xiàn)上述目的，本實(shí)用新型的技術(shù)方案如下：

一種基于CPCIE和OpenVPX架構(gòu)的嵌入式信號(hào)處理系統(tǒng)，包括整機(jī)，所述整機(jī)設(shè)置有九個(gè)槽位、七個(gè)OpenVPX標(biāo)準(zhǔn)負(fù)載板卡和兩個(gè)CPCIE標(biāo)準(zhǔn)負(fù)載板卡；

其中，所述OpenVPX標(biāo)準(zhǔn)負(fù)載板卡包括四個(gè)相同的VPX DSP模塊、一個(gè)VPX存儲(chǔ)模塊、一個(gè)VPX FPGA模塊和一個(gè)VPX交換模塊；

所述CPCIE標(biāo)準(zhǔn)負(fù)載板卡包括一個(gè)PCIE主控模塊和一個(gè)PCIE綜顯模塊。

進(jìn)一步，所述PCIE主控模塊包括第一CPU模塊、第一PCIE橋接模塊和GbE模塊,其中，所述第一CPU模塊分別與所述第一PCIE橋接模塊和所述GbE模塊相連。

進(jìn)一步，所述PCIE綜顯模塊包括第二CPU模塊、第二PCIE橋接模塊和視頻圖像模塊，其中，所述第二CPU模塊分別與所述第二PCIE橋接模塊和所述視頻圖像模塊相連。

進(jìn)一步，每個(gè)所述VPX DSP模塊均包括兩個(gè)C6678模塊、一個(gè)GbE交換模塊、一個(gè)PCIE交換模塊、一個(gè)SRIO交換模塊，其中，兩個(gè)所述C6678模塊分別連接所述GbE交換模塊、PCIE交換模塊和SRIO交換模塊。

進(jìn)一步，所述VPX存儲(chǔ)模塊包括第一FPGA模塊、SSD陣列和第五SRIO交換模塊，其中，所述SSD陣列與所述第五SRIO交換模塊分別連接至所述第一FPGA模塊。

進(jìn)一步，所述VPX FPGA模塊包括第二FPGA模塊、第三FPGA模塊、第六PCIE交換模塊和第七SRIO交換模塊，其中，所述第二FPGA模塊和 第三FPGA模塊分別連接至所述第六PCIE交換模塊和所述第七SRIO交換模塊。

進(jìn)一步，所述VPX交換模塊包括第五PCIE交換模塊、PCIE/SRIO橋接模塊、第六SRIO交換模塊和第五GbE交換模塊，其中，所述第五PCIE交換模塊通過所述PCIE/SRIO橋接模塊與所述第六SRIO交換模塊互連。

本實(shí)用新型的有益效果為：解決了目前CPCIE架構(gòu)嵌入式系統(tǒng)無法處理大數(shù)據(jù)高帶寬和可拓展性差的問題，利用OpenVPX架構(gòu)高速高帶寬和強(qiáng)靈活性的優(yōu)勢，通過VPX交換模塊實(shí)現(xiàn)CPCIE架構(gòu)與OpenVPX架構(gòu)的數(shù)據(jù)傳輸和控制，實(shí)現(xiàn)CPCIE架構(gòu)與OpenVPX架構(gòu)的集成互連，綜合實(shí)現(xiàn)CPCIE架構(gòu)的顯控功能與OpenVPX架構(gòu)的數(shù)據(jù)處理功能優(yōu)點(diǎn)。本實(shí)用新型涉及一套齊備的CPCIE和OpenVPX嵌入式系統(tǒng)，整機(jī)支持9個(gè)槽位，6個(gè)OpenVPX標(biāo)準(zhǔn)負(fù)載板卡，2個(gè)CPCIE標(biāo)準(zhǔn)負(fù)載板卡和定制化的VPX交換模塊，可根據(jù)不同應(yīng)用需求選配各負(fù)載模塊，具有集成度高、靈活性強(qiáng)、實(shí)時(shí)全交換，海量數(shù)據(jù)處理能力的特點(diǎn)，目前研制樣機(jī)已應(yīng)用到國防車載雷達(dá)數(shù)據(jù)處理的預(yù)研項(xiàng)目中。

附圖說明

圖1為本實(shí)用新型一種基于CPCIE和OpenVPX架構(gòu)的嵌入式信號(hào)處理系統(tǒng)的結(jié)構(gòu)示意圖；

其中，1、VPX存儲(chǔ)模塊；101、第一FPGA模塊；102、SSD陣列；103、第五SRIO交換模塊；2、第一VPX DSP模塊；201、第一C6678模塊；202、第二C6678模塊；203、第一GbE交換模塊；204、第一PCIE交換模塊；205、第一SRIO交換模塊；3、第二VPX DSP模塊；301、第三C6678模塊；302、第四C6678模塊；303、第二GbE交換模塊；304、第二PCIE交換模塊；305、第二SRIO交換模塊；4、VPX交換模塊；401、第五PCIE交換模塊；402、PCIE/SRIO橋接模塊；403、第六SRIO交換模塊；404、第五GbE交換模塊；5、PCIE主控模塊；501、第一PCIE橋接模塊；502、第一CPU模塊；503、GbE模塊；6、PCIE綜顯模塊；601、第二PCIE橋接模塊；602、第一CPU模塊；603、視頻圖像模塊；7、VPX FPGA模塊； 701、第七SRIO交換模塊；702、PCIE交換模塊；703、第二FPGA模塊；704、第三FPGA模塊；8、第三VPX DSP模塊；801、第五C6678模塊；802、第六C6678模塊；803、第三GbE交換模塊；804、第三PCIE交換模塊；805、第三SRIO交換模塊；9、第四VPX DSP模塊；901、第七C6678模塊；902、第八C6678模塊；903、第四GbE交換模塊；904、第四PCIE交換模塊；905、第四SRIO交換模塊。

具體實(shí)施方式

為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，下面結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。

如圖1所示，一種基于CPCIE和OpenVPX架構(gòu)的嵌入式信號(hào)處理系統(tǒng)，包括整機(jī)，整機(jī)設(shè)置有九個(gè)槽位、七個(gè)OpenVPX標(biāo)準(zhǔn)負(fù)載板卡，兩個(gè)CPCIE標(biāo)準(zhǔn)負(fù)載板卡；

其中，OpenVPX標(biāo)準(zhǔn)負(fù)載板卡包括一個(gè)VPX存儲(chǔ)模塊1、一個(gè)VPX FPGA模塊7、一個(gè)VPX交換模塊4和四個(gè)相同的VPX DSP模塊，分別為第一VPX DSP模塊2、第二VPX DSP模塊3、第三VPX DSP模塊8和第四VPX DSP模塊9。

CPCIE標(biāo)準(zhǔn)負(fù)載板卡包括一個(gè)PCIE主控模塊5、一個(gè)PCIE綜顯模塊6。

PCIE主控模塊5包括第一CPU模塊502、第一PCIE橋接模塊501和GbE模塊503,其中，第一CPU模塊502分別與第一PCIE橋接模塊501和GbE模塊503相連。

PCIE綜顯模塊6包括第二CPU模塊602、第二PCIE橋接模塊601和視頻圖像模塊603，其中，第二CPU模塊602分別與第二PCIE橋接模塊601和視頻圖像模塊603相連。

第一VPX DSP模塊2包括第一C6678模塊201、第二C6678模塊202、第一GbE交換模塊203、第一PCIE交換模塊204和第一SRIO交換模塊205，其中，第一C6678模塊201、第二C6678模塊202分別連接至第一 GbE交換模塊203、第一PCIE交換模塊204和第一SRIO交換模塊205。

第二VPX DSP模塊3包括第三C6678模塊301、第四C6678模塊302、第二GbE交換模塊303、第二PCIE交換模塊304和第二SRIO交換模塊305，其中，第三C6678模塊301、第四C6678模塊302分別連接至第二GbE交換模塊303、第二PCIE交換模塊304和第二SRIO交換模塊305。

第三VPX DSP模塊8包括第五C6678模塊801、第六C6678模塊802、第三GbE交換模塊803、第三PCIE交換模塊804和第三SRIO交換模塊805，其中，第五C6678模塊801、第六C6678模塊802分別連接至第三GbE交換模塊803、第三PCIE交換模塊804和第三SRIO交換模塊805。

第四VPX DSP模塊9包括第七C6678模塊901、第八C6678模塊902、第四GbE交換模塊903、第四PCIE交換模塊904和第四SRIO交換模塊905，其中，第七C6678模塊901、第八C6678模塊902分別連接至第四GbE交換模塊903、第四PCIE交換模塊904和第四SRIO交換模塊905。

VPX存儲(chǔ)模塊1包括第一FPGA模塊101、SSD陣列102和第五SRIO交換模塊103，其中，SSD陣列102與第五SRIO交換模塊103分別連接至第一FPGA模塊101。

VPX FPGA模塊7包括第二FPGA模塊703、第三FPGA模塊704、第六PCIE交換模塊702、第七SRIO交換模塊701，其中，第二FPGA模塊703和第三FPGA模塊704分別連接至第六PCIE交換模塊702和第七SRIO交換模塊701。

VPX交換模塊4包括第五PCIE交換模塊401、PCIE/SRIO橋接模塊402、第六SRIO交換模塊403、第五GbE交換模塊404，其中，第五PCIE交換模塊401通過PCIE/SRIO橋接模塊402與第六SRIO交換模塊403互連。

一種基于CPCIE和OpenVPX架構(gòu)的嵌入式信號(hào)處理系統(tǒng)，其中，

PCIE高速串行鏈路交換包括以下步驟：

1)PCIE數(shù)據(jù)通過PCIE主控模塊5中的第一PCIE橋接模塊501傳輸 至PCIE綜顯模塊6中的第二CPU模塊602，同時(shí)，PCIE數(shù)據(jù)通過PCIE主控模塊5中的第一PCIE橋接模塊501傳輸至VPX交換模塊4中的第五PCIE交換模塊401；

2)PCIE數(shù)據(jù)先通過VPX FPGA模塊7中的第六PCIE交換模塊702傳輸至第一VPX DSP模塊2中的第一PICE交換模塊204,然后，PCIE數(shù)據(jù)從第一PICE交換模塊204、第二PICE交換模塊304、第三PICE交換模塊804順次傳輸至第四PICE交換模塊904，第四PICE交換模塊904再將PCIE數(shù)據(jù)傳輸至VPX交換模塊4中的第五PCIE交換模塊401；

3)所述VPX交換模塊4中的第五PCIE交換模塊401轉(zhuǎn)發(fā)來自不同端口的PCIE數(shù)據(jù)，實(shí)現(xiàn)OpenVPX架構(gòu)的PCIE數(shù)據(jù)的全交換互連。

SRIO高速串行鏈路交換包括以下步驟：

1)SRIO數(shù)據(jù)通過VPX存儲(chǔ)模塊1中的第五SRIO交換模塊103傳輸至VPX交換模塊4中的第六SRIO交換模塊403；

2)SRIO數(shù)據(jù)通過VPX FPGA模塊7中的第七SRIO交換模塊701傳輸至VPX交換模塊4中的第六SRIO交換模塊403；

3)SRIO數(shù)據(jù)通第一VPX DSP模塊2中的第一SRIO交換模塊205、第二VPX DSP模塊3中的第二SRIO交換模塊305、第三VPX DSP模塊8中的第三SRIO交換模塊805和第四VPX DSP模塊9中的第四SRIO交換模塊905分別傳輸至VPX交換模塊4中的第六SRIO交換模塊403；

4)VPX交換模塊4中的第六SRIO交換模塊403轉(zhuǎn)發(fā)來自不同端口的SRIO數(shù)據(jù)，實(shí)現(xiàn)OpenVPX架構(gòu)的SRIO數(shù)據(jù)的全交換互連。

GbE高速串行鏈路交換包括以下步驟：

1)GbE數(shù)據(jù)通過VPX存儲(chǔ)模塊1中的第一FPGA101傳輸至VPX交換模塊4中的第五GbE交換模塊404；

2)GbE數(shù)據(jù)通過第一VPX DSP模塊2中的第一GbE交換模塊203、第二VPX DSP模塊3中的第二GbE交換模塊303、第三VPX DSP模塊8中的第三GbE交換模塊803和第四VPX DSP模塊9中的第四GbE交換模塊903 分別傳輸至VPX交換模塊4中的第五GbE交換模塊404；

3)GbE數(shù)據(jù)通過PCIE主控模塊5中的GbE模塊503傳輸至VPX交換模塊4中的第五GbE交換模塊404；

4)VPX交換模塊4中的第五GbE交換模塊404轉(zhuǎn)發(fā)來自不同端口的GbE數(shù)據(jù)，實(shí)現(xiàn)OpenVPX架構(gòu)與CPCIE架構(gòu)的GbE數(shù)據(jù)的全交換互連。

PCIE與SRIO的橋接包括以下步驟：

1)VPX交換模塊4中的第六SRIO交換模塊403將SRIO數(shù)據(jù)傳輸至VPX交換模塊4中的PCIE/SRIO橋接模塊402；

2)PCIE/SRIO橋接模塊402將SRIO數(shù)據(jù)轉(zhuǎn)換成PCIE數(shù)據(jù)傳輸至VPX交換模塊4中的第五PCIE交換模塊401；

3)通過PCIE高速串行鏈路交換和SRIO高速串行鏈路交換，實(shí)現(xiàn)了CPCIE架構(gòu)的主數(shù)據(jù)通道與OpenVPX的主數(shù)據(jù)通道的通信。

以上所述實(shí)施例僅表達(dá)了本實(shí)用新型的實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本實(shí)用新型專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。因此，本實(shí)用新型專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。