本實(shí)用新型屬于計(jì)算機(jī)技術(shù)領(lǐng)域，特別是涉及一種計(jì)算機(jī)以及用于計(jì)算機(jī)主板的復(fù)位電路。

背景技術(shù)：

目前，對(duì)于計(jì)算機(jī)主板的復(fù)位，通常是采用一個(gè)帶看門(mén)狗的復(fù)位芯片來(lái)完成，通過(guò)軟件喂狗的方式來(lái)控制整個(gè)計(jì)算機(jī)主板的復(fù)位。這種方式產(chǎn)生的復(fù)位非常的徹底，實(shí)現(xiàn)起來(lái)也非常簡(jiǎn)單，因而得到了廣泛的應(yīng)用。

但是，該復(fù)位方式在計(jì)算機(jī)主板的某個(gè)模塊出現(xiàn)異常時(shí)，存在著需要對(duì)整個(gè)計(jì)算機(jī)主板進(jìn)行復(fù)位而導(dǎo)致效率低下的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型目的在于提供一種計(jì)算機(jī)以及用基于計(jì)算機(jī)主板的復(fù)位電路，旨在解決現(xiàn)有技術(shù)中計(jì)算機(jī)主板的某個(gè)模塊出現(xiàn)異常時(shí)，存在著需要對(duì)整個(gè)計(jì)算機(jī)主板進(jìn)行復(fù)位而導(dǎo)致效率低下的問(wèn)題。

本實(shí)用新型實(shí)施例提供了一種用于計(jì)算機(jī)主板的復(fù)位電路，所述計(jì)算機(jī)主板包括中央處理器、復(fù)雜可編程邏輯器件和多個(gè)功能單元，當(dāng)計(jì)算機(jī)啟動(dòng)時(shí)，所述中央處理器檢測(cè)多個(gè)所述功能單元的運(yùn)行狀態(tài)并反饋給所述復(fù)雜可編程邏輯器件，同時(shí)發(fā)送喂狗信號(hào)，

所述復(fù)位電路包括復(fù)位芯片，所述復(fù)位芯片的檢測(cè)端接所述中央處理器的輸出端，所述復(fù)位芯片的復(fù)位端接所述復(fù)雜可編程邏輯器件的接收端；

如果所述復(fù)位芯片在預(yù)設(shè)時(shí)間段內(nèi)未檢測(cè)到所述喂狗信號(hào)，則發(fā)送復(fù)位信號(hào)給所述復(fù)雜可編程邏輯器件，所述復(fù)雜可編程邏輯器件根據(jù)所述中央處理器的運(yùn)行狀態(tài)和多個(gè)所述功能單元的運(yùn)行狀態(tài)控制所述中央處理器或者多個(gè)所述功能單元重新啟動(dòng)。

本實(shí)用新型實(shí)施例還提供了一種計(jì)算機(jī)，包括計(jì)算機(jī)主板，所述計(jì)算機(jī)主板包括中央處理器、復(fù)雜可編程邏輯器件和多個(gè)功能單元，所述計(jì)算機(jī)還包括如上述所述的復(fù)位電路。

本實(shí)用新型提供了一種計(jì)算機(jī)以及用于計(jì)算機(jī)主板的復(fù)位電路，該計(jì)算機(jī)主板包括中央處理器、復(fù)雜可編程邏輯器件和多個(gè)功能單元，當(dāng)計(jì)算機(jī)啟動(dòng)時(shí)，中央處理器檢測(cè)多個(gè)功能單元的運(yùn)行狀態(tài)并反饋給復(fù)雜可編程邏輯器件，同時(shí)發(fā)送喂狗信號(hào)，該復(fù)位電路包括復(fù)位芯片，如果復(fù)位芯片在預(yù)設(shè)時(shí)間段內(nèi)未檢測(cè)到所述喂狗信號(hào)，則發(fā)送復(fù)位信號(hào)給復(fù)雜可編程邏輯器件，復(fù)雜可編程邏輯器件根據(jù)中央處理器的運(yùn)行狀態(tài)和多個(gè)功能單元的運(yùn)行狀態(tài)控制中央處理器或者多個(gè)功能單元重新啟動(dòng)。由此實(shí)現(xiàn)了對(duì)復(fù)位的精細(xì)化處理，將每個(gè)功能單元的復(fù)位分開(kāi)，起到按需復(fù)位的效果，解決了現(xiàn)有技術(shù)中計(jì)算機(jī)主板的某個(gè)模塊出現(xiàn)異常時(shí)，存在著需要對(duì)整個(gè)計(jì)算機(jī)主板進(jìn)行復(fù)位而導(dǎo)致效率低下的問(wèn)題。

附圖說(shuō)明

圖1為本實(shí)用新型實(shí)施例提供的一種用于計(jì)算機(jī)主板的復(fù)位電路的模塊結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型實(shí)施例提供的一種用于計(jì)算機(jī)主板的復(fù)位電路的電路連接結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本實(shí)用新型要解決的技術(shù)問(wèn)題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。

圖1示出了本實(shí)用新型實(shí)施例提供的一種用于計(jì)算機(jī)主板的復(fù)位電路的模塊結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)用新型實(shí)施例相關(guān)的部分，詳述如下：

一種計(jì)算機(jī)，包括計(jì)算機(jī)主板和復(fù)位電路，該計(jì)算機(jī)主板包括中央處理器101(圖1采用CPU表示)、復(fù)雜可編程邏輯器件102(圖1采用CPLD表示)和多個(gè)功能單元103，當(dāng)計(jì)算機(jī)啟動(dòng)時(shí)，所述中央處理器101檢測(cè)多個(gè)功能單元103的運(yùn)行狀態(tài)并反饋給復(fù)雜可編程邏輯器件102，同時(shí)發(fā)送喂狗信號(hào)。

該復(fù)位電路包括復(fù)位芯片104，復(fù)位芯片104的檢測(cè)端CHECK接中央處理器101的輸出端，復(fù)位芯片104的復(fù)位端RESET接復(fù)雜可編程邏輯器件102的接收端。

如果復(fù)位芯片104在預(yù)設(shè)時(shí)間段內(nèi)未檢測(cè)到所述喂狗信號(hào)，則發(fā)送復(fù)位信號(hào)給復(fù)雜可編程邏輯器件102，復(fù)雜可編程邏輯器件102根據(jù)中央處理器101的運(yùn)行狀態(tài)和多個(gè)功能單元103的運(yùn)行狀態(tài)控制中央處理器101或者多個(gè)功能單元103重新啟動(dòng)。

在本實(shí)施例中，復(fù)位芯片104采用了型號(hào)MAX706的復(fù)位芯片，當(dāng)然，復(fù)位芯片的型號(hào)不作限定，只要能達(dá)到與本實(shí)施例復(fù)位芯片104所述的功能作用亦可。

作為本實(shí)用新型一實(shí)施例，預(yù)設(shè)時(shí)間段的取值范圍為[4s,6s]，例如：設(shè)置的預(yù)設(shè)時(shí)間為5s時(shí)，那么復(fù)位芯片104在5秒鐘之內(nèi)的時(shí)間檢測(cè)到喂狗信號(hào)，則認(rèn)為系統(tǒng)工作正常；如果超過(guò)5秒鐘還沒(méi)有檢測(cè)到喂狗信號(hào)，則認(rèn)為系統(tǒng)工作不正常，復(fù)位芯片104立即發(fā)送復(fù)位信號(hào)給復(fù)雜可編程邏輯器件102。上述的喂狗信號(hào)是每隔一段時(shí)間向互聯(lián)的另一方發(fā)送一個(gè)很小的數(shù)據(jù)包，通過(guò)對(duì)方回復(fù)情況判斷互聯(lián)的雙方之間的通訊鏈路是否已經(jīng)斷開(kāi)。

圖2示出了本實(shí)用新型實(shí)施例提供的一種用于計(jì)算機(jī)主板的復(fù)位電路的電路連接結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)用新型實(shí)施例相關(guān)的部分，詳述如下：

該中央處理器101包括主控芯片U1，主控芯片U1的輸出端OUT為中央處理器101的輸出端，主控芯片U1的控制端CTRL接復(fù)雜可編程邏輯器件的傳輸端，主控芯片U1的多個(gè)串口端I/O分別一一對(duì)應(yīng)接多個(gè)功能單元的輸出端，即是主控芯片U1的第一串口端I/O1接第一功能單元的輸出端，主控芯片U1的第二串口端I/O2接第二功能單元的輸出端，以此類(lèi)推，主控芯片U1的第N串口端I/On接第N功能單元的輸出端。在本實(shí)施例中，主控芯片U1采用了型號(hào)FT1500A的CPU芯片，當(dāng)然，主控芯片的型號(hào)不作限定，只要能達(dá)到與本實(shí)施例主控芯片U1所述的功能作用亦可。

該復(fù)雜可編程邏輯器件102包括邏輯芯片U2，邏輯芯片U2的傳輸端SCL為復(fù)雜可編程邏輯器件102的傳輸端，邏輯芯片U2的接收端REC為復(fù)雜可編程邏輯器件102的接收端，邏輯芯片U2的多個(gè)選擇端GPIO分別一一對(duì)應(yīng)接多個(gè)功能單元103的輸入端，即是邏輯芯片U2的第一選擇端GPIO1接第一功能單元的輸入端，邏輯芯片U2的第二選擇端GPIO2接第二功能單元的輸入端，以此類(lèi)推，邏輯芯片U2的第N選擇端GPIOn接第N功能單元的輸入端。在本實(shí)施例中，邏輯芯片U2采用了型號(hào)CPLD的邏輯芯片，當(dāng)然，邏輯芯片的型號(hào)不作限定，只要能達(dá)到與本實(shí)施例邏輯芯片U2所述的功能作用亦可。

作為本實(shí)用新型一實(shí)施例，該計(jì)算機(jī)還包括直流電源VCC，直流電源VCC的參考電壓為5V。

作為本實(shí)用新型一實(shí)施例，中央處理器101通過(guò)管理總線分別與多個(gè)功能單元103進(jìn)行通信；復(fù)雜可編程邏輯器件102到中央處理器101、多個(gè)功能單元103都有單獨(dú)的復(fù)位信號(hào)。當(dāng)然，也可以使用按鍵復(fù)位，在有效時(shí)對(duì)計(jì)算機(jī)主板的多個(gè)功能單元103和中央處理器101進(jìn)行復(fù)位；復(fù)位芯片104在預(yù)設(shè)時(shí)間段內(nèi)未接收到喂狗信號(hào)導(dǎo)致輸出復(fù)位信號(hào)時(shí)，可以對(duì)整個(gè)計(jì)算機(jī)主板進(jìn)行復(fù)位或者只對(duì)中央處理器101進(jìn)行復(fù)位或者只對(duì)多個(gè)功能單元103進(jìn)行復(fù)位。

其中，復(fù)雜可編程邏輯器件102的寄存器設(shè)置如下圖所示：

本實(shí)用新型實(shí)施例提供的一種基于計(jì)算機(jī)主板的復(fù)位電路的工作原理為：

首先，開(kāi)啟直流電源VCC，對(duì)所述復(fù)位電路供電，CPLD執(zhí)行上電復(fù)位，計(jì)算機(jī)主板工作，CPU寫(xiě)入CPLD的寄存器“CPU狀態(tài)寄存器”為1，CPU開(kāi)始喂狗。

同時(shí)，CPU通過(guò)管理總線監(jiān)控各個(gè)功能單元的狀態(tài)，當(dāng)CPU發(fā)現(xiàn)功能單元1異常，需要復(fù)位時(shí)，CPU會(huì)通過(guò)管理總線寫(xiě)CPLD的寄存器“功能單元1復(fù)位寄存器RF1”為0，CPU延時(shí)T1后再用同樣的方式將該寄存器寫(xiě)1。從而達(dá)到對(duì)功能單元1復(fù)位的目的。其他功能單元模塊類(lèi)似。

當(dāng)CPU跑飛時(shí)，看門(mén)狗沒(méi)有收到CPU的喂狗信號(hào)，執(zhí)行整個(gè)計(jì)算機(jī)主板復(fù)位。

當(dāng)CPU主動(dòng)要求對(duì)整板進(jìn)行復(fù)位時(shí)，CPU通過(guò)管理總線寫(xiě)CPLD的寄存器“軟件硬復(fù)位寄存器”為“1”，CPLD執(zhí)行整個(gè)計(jì)算機(jī)主板復(fù)位。CPLD同時(shí)在延時(shí)T1后，CPLD對(duì)該寄存器寫(xiě)“0”。由此達(dá)到等同于“按鍵復(fù)位”功能的目的，這樣通過(guò)遠(yuǎn)程實(shí)現(xiàn)，非常方便。

當(dāng)CPU系統(tǒng)軟件升級(jí)時(shí)，CPU通過(guò)管理總線寫(xiě)CPLD的寄存器“軟件升級(jí)標(biāo)志寄存器”為“1”。CPLD檢測(cè)到該寄存器為“1”，立即接管喂狗工作。同時(shí)CPU系統(tǒng)升級(jí)完成后，再將該寄存器寫(xiě)“0”，CPU執(zhí)行喂狗。

通過(guò)上述對(duì)復(fù)位進(jìn)行處理精細(xì)化處理，起到了以下的有益效果：

1)把各個(gè)功能單元之間復(fù)位的相關(guān)性降到了最低，降低了復(fù)位對(duì)整個(gè)計(jì)算機(jī)主板的影響；

2)可以遠(yuǎn)程實(shí)現(xiàn)硬復(fù)位的功能，不需要人為地到電子設(shè)備處去按“復(fù)位按鈕”，節(jié)省了時(shí)間和成本；

3)可以遠(yuǎn)程實(shí)現(xiàn)對(duì)任意功能單元的復(fù)位。

綜上所述，本實(shí)用新型實(shí)施例提供了一種計(jì)算機(jī)以及用于計(jì)算機(jī)主板的復(fù)位電路，該計(jì)算機(jī)主板包括中央處理器、復(fù)雜可編程邏輯器件和多個(gè)功能單元，當(dāng)計(jì)算機(jī)啟動(dòng)時(shí)，中央處理器檢測(cè)多個(gè)功能單元的運(yùn)行狀態(tài)并反饋給復(fù)雜可編程邏輯器件，同時(shí)發(fā)送喂狗信號(hào)，該復(fù)位電路包括復(fù)位芯片，如果復(fù)位芯片在預(yù)設(shè)時(shí)間段內(nèi)未檢測(cè)到所述喂狗信號(hào)，則發(fā)送復(fù)位信號(hào)給復(fù)雜可編程邏輯器件，復(fù)雜可編程邏輯器件根據(jù)中央處理器的運(yùn)行狀態(tài)和多個(gè)功能單元的運(yùn)行狀態(tài)控制中央處理器或者多個(gè)功能單元重新啟動(dòng)。由此實(shí)現(xiàn)了對(duì)復(fù)位的精細(xì)化處理，將每個(gè)功能單元的復(fù)位分開(kāi)，起到按需復(fù)位的效果，解決了現(xiàn)有技術(shù)中計(jì)算機(jī)主板的某個(gè)模塊出現(xiàn)異常時(shí)，存在著需要對(duì)整個(gè)計(jì)算機(jī)主板進(jìn)行復(fù)位而導(dǎo)致效率低下的問(wèn)題。本實(shí)用新型實(shí)施例實(shí)現(xiàn)簡(jiǎn)單，不需要增加額外的硬件，可有效降低成本，具有較強(qiáng)的易用性和實(shí)用性。

以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。