本實(shí)用新型屬于信號(hào)處理技術(shù)領(lǐng)域，具體是一種射頻信號(hào)采集回放裝置。

背景技術(shù)：

隨著導(dǎo)航技術(shù)和空間科學(xué)的高速發(fā)展，信號(hào)處理技術(shù)迅速地得到應(yīng)用。自上世紀(jì)末以來(lái)，數(shù)字信號(hào)處理技術(shù)逐漸成為信號(hào)處理領(lǐng)域的關(guān)鍵技術(shù)，而數(shù)字信號(hào)處理的基礎(chǔ)就是數(shù)據(jù)采集，射頻信號(hào)采集／回放系統(tǒng)正是基于采樣定理把外界模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并通過(guò)計(jì)算機(jī)接口把采集到的數(shù)據(jù)傳輸給計(jì)算機(jī)，計(jì)算機(jī)對(duì)這些數(shù)據(jù)作進(jìn)一步分析處理，以滿足各種應(yīng)用。如今，射頻信號(hào)采集／回放系統(tǒng)已成為科研、生產(chǎn)中的重要工具，并廣泛應(yīng)用于導(dǎo)航、雷達(dá)、氣象、航空航天、通信等領(lǐng)域。這些現(xiàn)場(chǎng)信號(hào)具有實(shí)時(shí)性強(qiáng)、數(shù)據(jù)率高、數(shù)據(jù)量大、處理復(fù)雜等特點(diǎn)，利用射頻信號(hào)采集／回放系統(tǒng)可以將這樣的空中信號(hào)實(shí)時(shí)采集并記錄下來(lái)，迸行分析和算法研究。另一方面，在實(shí)際工作中，為了加速新產(chǎn)品的開(kāi)發(fā)速度，驗(yàn)證新開(kāi)發(fā)的接收機(jī)的性能指標(biāo)，經(jīng)常需要為新設(shè)計(jì)的接收機(jī)提供可編程的測(cè)試信號(hào)，即通過(guò)應(yīng)用程序的控制，按照一定的要求將貯存在硬盤中的實(shí)際采集的或編程產(chǎn)生的射頻信號(hào)快速回放(硬件回放)，以模擬真實(shí)的工作環(huán)境，從而為各類接收機(jī)的開(kāi)發(fā)和調(diào)試提供穩(wěn)定、可靠、可重復(fù)使用的信號(hào)源，減少現(xiàn)場(chǎng)測(cè)試的時(shí)間和開(kāi)發(fā)成本。因此，射頻信號(hào)采集／回放系統(tǒng)可用于生產(chǎn)線測(cè)試、野外便攜式測(cè)試、高性能實(shí)驗(yàn)室測(cè)試、車載測(cè)試等。

當(dāng)前的采集與回放系統(tǒng)一般都是分開(kāi)的，并且往高精度，高速率和多通道上發(fā)展，多數(shù)產(chǎn)品屬于非獨(dú)立式數(shù)據(jù)采集系統(tǒng)，即硬件上還依賴于PC機(jī)。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是為克服現(xiàn)有技術(shù)的不足，而提供一種射頻信號(hào)采集回放裝置，該裝置能夠?qū)崿F(xiàn)多個(gè)領(lǐng)域的射頻信號(hào)的高精度采集、快速存儲(chǔ)和高精度回放。

實(shí)現(xiàn)本實(shí)用新型的技術(shù)方案是：

一種射頻信號(hào)采集回收裝置，包括模擬信號(hào)處理部分、模數(shù)轉(zhuǎn)換部分、數(shù)模轉(zhuǎn)換部分、數(shù)據(jù)存儲(chǔ)部分、數(shù)字信號(hào)處理部分和控制部分，模擬信號(hào)處理部分分別與模數(shù)轉(zhuǎn)換部分和數(shù)模轉(zhuǎn)換部分連接，數(shù)字信號(hào)處理部分分別與模數(shù)轉(zhuǎn)換部分、數(shù)模轉(zhuǎn)換部分、數(shù)據(jù)存儲(chǔ)部分和控制部分連接；控制部分還與數(shù)據(jù)存儲(chǔ)部分連接。

所述的模擬信號(hào)處理部分，分為射頻信號(hào)采集階段和射頻信號(hào)回放階段；

射頻信號(hào)采集階段，包括順序連接的第零接收接口模塊、第一信號(hào)放大模塊、第一濾波模塊、第二信號(hào)放大模塊、第二濾波模塊、第一混頻模塊、第三濾波模塊、第三信號(hào)放大模塊、第二混頻模塊、第四濾波模塊、第四信號(hào)放大模塊和第一發(fā)送接口模塊，此階段的作用是將由第零接收接口模塊進(jìn)入的射頻信號(hào)經(jīng)多級(jí)放大、濾波和下變頻到指定帶寬和頻率，通過(guò)第一發(fā)送接口模塊發(fā)送到模數(shù)轉(zhuǎn)換部分；

射頻信號(hào)回放階段，包括順序連接的第一接收接口模塊、第七濾波模塊、第三混頻模塊、第八濾波模塊、第四混頻模塊、衰減模塊和第零發(fā)送接口模塊，此階段的作用是，通過(guò)第一接收模塊接收數(shù)模轉(zhuǎn)換部分發(fā)送來(lái)的模擬信號(hào)，將低頻的模擬信號(hào)上變頻到指定頻率后衰減到指定功率經(jīng)第零發(fā)送接口模塊送出。

所述的數(shù)模轉(zhuǎn)換部分，包括順序連接的第二發(fā)送接口模塊、第六濾波模塊、DAC模塊和第三串口接收模塊，第二發(fā)送接口模塊與模擬信號(hào)處理部分的第一接收接口模塊連接，數(shù)模轉(zhuǎn)換部分的作用是通過(guò)第三串口接收模塊接收數(shù)字信號(hào)處理部分發(fā)送的數(shù)字信號(hào)并轉(zhuǎn)換為一定精度的模擬信號(hào)，通過(guò)第二串口發(fā)送模塊發(fā)送到模擬信號(hào)處理部分的第一串口接收模塊。

所述的模數(shù)轉(zhuǎn)換部分，包括順序連接的第二接收接口模塊、第五濾波模塊、ADC模塊和第三串口發(fā)送模塊，模擬信號(hào)處理部分的第一發(fā)送接口模塊與第二接收接口模塊連接，數(shù)模轉(zhuǎn)換部分的作用是接收模擬信號(hào)處理部分的第一發(fā)送接口模塊發(fā)送來(lái)的信號(hào)，并將一定頻率的模擬信號(hào)按照精度轉(zhuǎn)化為數(shù)字信號(hào)，通過(guò)第三串口發(fā)送模塊發(fā)送到數(shù)字信號(hào)處理部分。

所述的數(shù)據(jù)存儲(chǔ)部分，包括存儲(chǔ)硬盤、SATA控制模塊、第六串口發(fā)送模塊、第六串口接收模塊和第九串口發(fā)送/接收模塊；SATA控制模塊分別與存儲(chǔ)硬盤、第六串口發(fā)送模塊、第六串口接收模塊和第九串口發(fā)送/接收模塊連接；數(shù)據(jù)存儲(chǔ)部分的作用是在控制部分的控制下，通過(guò)第六串口接收模塊接收數(shù)字信號(hào)處理部分得到的數(shù)據(jù)并將其存儲(chǔ)在硬盤中；且在控制部分的控制下將硬盤中的數(shù)據(jù)讀出，通過(guò)第六串口發(fā)送模塊發(fā)送到數(shù)字信號(hào)處理部分。

所述的數(shù)字信號(hào)處理部分，分為射頻信號(hào)采集階段和射頻信號(hào)回放階段，包括FPGA模塊、第四串口發(fā)送模塊、第五串口接收模塊、第五串口發(fā)送模塊、第四串口接收模塊和第七串口發(fā)送/接收模塊；FPGA模塊分別與第四串口發(fā)送模塊、第五串口接收模塊、第五串口發(fā)送模塊、第四串口接收模塊和第七串口發(fā)送/接收模塊連接；第四串口發(fā)送模塊與數(shù)模轉(zhuǎn)換部分的第三串口接口模塊連接；模數(shù)轉(zhuǎn)換部分的第三串口發(fā)送模塊與第四串口接收模塊連接；數(shù)據(jù)存儲(chǔ)部分的第六串口發(fā)送模塊與第五串口接收模塊連接；第五串口發(fā)送模塊與數(shù)據(jù)存儲(chǔ)部分的第六串口接收模塊連接；

所述的射頻信號(hào)采集階段是第四串口接收模塊與FPGA模塊相連，F(xiàn)PGA模塊與第五串口發(fā)送模塊相連；此階的作用是從模數(shù)轉(zhuǎn)換部分得到高頻的數(shù)字信號(hào)，對(duì)其進(jìn)行下變頻，搬移到低頻，降低速率，同時(shí)緩存數(shù)據(jù)，以待存儲(chǔ)；

所述的射頻信號(hào)回放階段是第五串口接收模塊與FPGA模塊相連，F(xiàn)PGA模塊與第四串口發(fā)送模塊相連；此階的作用是從數(shù)據(jù)存儲(chǔ)部分得到低頻的數(shù)據(jù)信號(hào)，對(duì)其進(jìn)行上變頻，搬移到高頻，等待數(shù)模轉(zhuǎn)換部分轉(zhuǎn)換。

所述的控制模塊，包括第十串口發(fā)送/接收模塊、PCIE總線接口模塊、第八串口發(fā)送/接收模塊和嵌入式處理模塊；PCIE總線接口模塊分別與第十串口發(fā)送/接收模塊、第八串口發(fā)送/接收模塊和嵌入式處理模塊連接；第十串口發(fā)送/接收模塊與數(shù)據(jù)存儲(chǔ)部分的第九串口發(fā)送/接收模塊連接；第八串口發(fā)送/接收模塊與數(shù)字信號(hào)處理部分的第七串口發(fā)送/接收模塊連接；控制部分的作用在數(shù)據(jù)存儲(chǔ)或讀取階段進(jìn)行存儲(chǔ)和讀取的控制。

有益效果：本實(shí)用新型提供一種射頻信號(hào)采集回放裝置，該裝置采用多級(jí)放大和二次變頻技術(shù)，使用高精度數(shù)模/模數(shù)轉(zhuǎn)換芯片，將射頻信號(hào)進(jìn)行采集存儲(chǔ)以及回放集與一體，且數(shù)據(jù)采集的精度高，實(shí)時(shí)性好，連續(xù)采集時(shí)間長(zhǎng)。

附圖說(shuō)明

圖1：一種射頻信號(hào)采集回放裝置原理框圖；

圖中，A.模擬信號(hào)處理部分 A1.第零接收接口模塊 A2.第一信號(hào)放大模塊 A3.第一濾波模塊A4.第二信號(hào)放大模塊 A5.第二濾波模塊 A6.第一混頻模塊 A7.第三濾波模塊 A8.第三信號(hào)放大模塊 A9.第二混頻模塊 A10.第四濾波模塊 A11.第四信號(hào)放大模塊 A12.第一發(fā)送接口模塊 A13.第一接收接口模塊 A14.第七濾波模塊 A15.第三混頻模塊 A16.第八濾波模塊 A17.第四混頻模塊 A18.衰減模塊 A19.第零發(fā)送接口模塊 B. 模數(shù)轉(zhuǎn)換部分 B1.第二接收接口模塊 B2.第五濾波模塊 B3.ADC模塊 B4.第三串口發(fā)送模塊 C. 數(shù)模轉(zhuǎn)換部分 C1.第三串口接收模塊 C2.DAC模塊 C3.第六濾波模塊 C4.第二發(fā)送接口模塊 D. 數(shù)字信號(hào)處理部分 D1.第四串口接收模塊 D2.FPGA模塊 D3.第五串口發(fā)送模塊 D4.第七串口發(fā)送/接收模塊 D5.第四串口發(fā)送模塊 D6.第五串口接收模塊 E. 數(shù)據(jù)存儲(chǔ)部分 E1.第六串口接收模塊 E2.SATA控制模塊 E3.存儲(chǔ)硬盤 E4.第六串口發(fā)送模塊 E5.第九串口發(fā)送/接收模塊 F.控制部分 F1.第八串口發(fā)送/接收模塊 F2. PCIE總線接口模塊 F3.第十串口發(fā)送/接收模塊 F4.嵌入式處理模塊。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步闡述，但不是對(duì)本實(shí)用新型的限定。

實(shí)施例：

如圖1所示，一種射頻信號(hào)采集回收裝置，包括模擬信號(hào)處理部分A、模數(shù)轉(zhuǎn)換部分B、數(shù)模轉(zhuǎn)換部分C、數(shù)據(jù)存儲(chǔ)部分E、數(shù)字信號(hào)處理部分D和控制部分F，模擬信號(hào)處理部分A分別與模數(shù)轉(zhuǎn)換部分B和數(shù)模轉(zhuǎn)換部分C連接，數(shù)字信號(hào)處理部分D分別與模數(shù)轉(zhuǎn)換部分B、數(shù)模轉(zhuǎn)換部分C、數(shù)據(jù)存儲(chǔ)部分E和控制部分F連接；控制部分F還與數(shù)據(jù)存儲(chǔ)部分E連接。

所述的模擬信號(hào)處理部分A，分為射頻信號(hào)采集階段和射頻信號(hào)回放階段；

射頻信號(hào)采集階段，包括順序連接的第零接收接口模塊A1、第一信號(hào)放大模塊A2、第一濾波模塊A3、第二信號(hào)放大模塊A4、第二濾波模塊A5、第一混頻模塊A6、第三濾波模塊A7、第三信號(hào)放大模塊A8、第二混頻模塊A9、第四濾波模塊A10、第四信號(hào)放大模塊A11和第一發(fā)送接口模塊A12，此階段的作用是將由第零接收接口模塊A1進(jìn)入的射頻信號(hào)經(jīng)多級(jí)放大、濾波和下變頻到指定帶寬和頻率，通過(guò)第一發(fā)送接口模塊A12發(fā)送到模數(shù)轉(zhuǎn)換部分B；

射頻信號(hào)回放階段，包括順序連接的第一接收接口模塊A13、第七濾波模塊A14、第三混頻模塊A15、第八濾波模塊A16、第四混頻模塊A17、衰減模塊A18和第零發(fā)送接口模塊A19，此階段的作用是，通過(guò)第一接收模塊A13接收數(shù)模轉(zhuǎn)換部分C發(fā)送來(lái)的模擬信號(hào)，將低頻的模擬信號(hào)上變頻到指定頻率后衰減到指定功率經(jīng)第零發(fā)送接口模塊A19送出。

所述的數(shù)模轉(zhuǎn)換部分C，包括順序連接的第二發(fā)送接口模塊C4、第六濾波模塊C3、DAC模塊C2和第三串口接收模塊C1，第二發(fā)送接口模塊C4與模擬信號(hào)處理部分A的第一接收接口模塊A13連接，數(shù)模轉(zhuǎn)換部分C的作用是通過(guò)第三串口接收模塊C1接收數(shù)字信號(hào)處理部分D發(fā)送的數(shù)字信號(hào)并轉(zhuǎn)換為一定精度的模擬信號(hào)，通過(guò)第二串口發(fā)送模塊C4發(fā)送到模擬信號(hào)處理部分A的第一串口接收模塊A13。

所述的模數(shù)轉(zhuǎn)換部分B，包括順序連接的第二接收接口模塊B1、第五濾波模塊B2、ADC模塊B3和第三串口發(fā)送模塊B4，模擬信號(hào)處理部分A的第一發(fā)送接口模塊A12與第二接收接口模塊B1連接，模數(shù)轉(zhuǎn)換部分B的作用是接收模擬信號(hào)處理部分A的第一發(fā)送接口模塊A12發(fā)送來(lái)的信號(hào)，并將一定頻率的模擬信號(hào)按照精度轉(zhuǎn)化為數(shù)字信號(hào)，通過(guò)第三串口發(fā)送模塊B4發(fā)送到數(shù)字信號(hào)處理部分D。

所述的數(shù)據(jù)存儲(chǔ)部分E，包括存儲(chǔ)硬盤E3、SATA控制模塊E2、第六串口發(fā)送模塊E4、第六串口接收模塊E1和第九串口發(fā)送/接收模塊E5；SATA控制模塊E2分別與存儲(chǔ)硬盤E3、第六串口發(fā)送模塊E4、第六串口接收模塊E1和第九串口發(fā)送/接收模塊E5連接；數(shù)據(jù)存儲(chǔ)部分E的作用是在控制部分F的控制下，通過(guò)第六串口接收模塊E1接收數(shù)字信號(hào)處理部分D得到的數(shù)據(jù)并將其存儲(chǔ)在硬盤中；且在控制部分F的控制下將硬盤中的數(shù)據(jù)讀出，通過(guò)第六串口發(fā)送模塊E4發(fā)送到數(shù)字信號(hào)處理部分D。

所述的數(shù)字信號(hào)處理部分D，分為射頻信號(hào)采集階段和射頻信號(hào)回放階段，包括FPGA模塊D2、第四串口發(fā)送模塊D5、第五串口接收模塊D4、第五串口發(fā)送模塊D3、第四串口接收模塊D1和第七串口發(fā)送/接收模塊D6；FPGA模塊D2分別與第四串口發(fā)送模塊D5、第五串口接收模塊D4、第五串口發(fā)送模塊D3、第四串口接收模塊D1和第七串口發(fā)送/接收模塊D6連接；第四串口發(fā)送模塊D5與數(shù)模轉(zhuǎn)換部分的第三串口接口模塊C1連接；模數(shù)轉(zhuǎn)換部分B的第三串口發(fā)送模塊B4與第四串口接收模塊D1連接；數(shù)據(jù)存儲(chǔ)部分E的第六串口發(fā)送模塊E4與第五串口接收模塊D4連接；第五串口發(fā)送模塊D3與數(shù)據(jù)存儲(chǔ)部分E的第六串口接收模塊E1連接；

所述的射頻信號(hào)采集階段是第四串口接收模塊D1與FPGA模塊D2相連，F(xiàn)PGA模塊D2與第五串口發(fā)送模塊D3相連；此階的作用是從模數(shù)轉(zhuǎn)換部分B得到高頻的數(shù)字信號(hào)，對(duì)其進(jìn)行下變頻，搬移到低頻，降低速率，同時(shí)緩存數(shù)據(jù)，以待存儲(chǔ)；

所述的射頻信號(hào)回放階段是第五串口接收模塊D4與FPGA模塊D2相連，F(xiàn)PGA模塊D2與第四串口發(fā)送模塊D5相連；此階的作用是從數(shù)據(jù)存儲(chǔ)部分E得到低頻的數(shù)據(jù)信號(hào)，對(duì)其進(jìn)行上變頻，搬移到高頻，等待數(shù)模轉(zhuǎn)換部分C轉(zhuǎn)換。

所述的控制模塊F，包括第十串口發(fā)送/接收模塊F3、PCIE總線接口模塊F2、第八串口發(fā)送/接收模塊F1和嵌入式處理模塊F4；PCIE總線接口模塊F2分別與第十串口發(fā)送/接收模塊F3、第八串口發(fā)送/接收模塊F1和嵌入式處理模塊F4連接；第十串口發(fā)送/接收模塊F3與數(shù)據(jù)存儲(chǔ)部分E的第九串口發(fā)送/接收模塊E5連接；第八串口發(fā)送/接收模塊F1與數(shù)字信號(hào)處理部分D的第七串口發(fā)送/接收模塊D6連接；控制部分F的作用在數(shù)據(jù)存儲(chǔ)或讀取階段進(jìn)行存儲(chǔ)和讀取的控制。