本實(shí)用新型涉及BIOS裝置，具體涉及一種可實(shí)現(xiàn)BIOS冗余的裝置。

背景技術(shù)：

目前一般存儲系統(tǒng)中，對于系統(tǒng)BIOS的設(shè)計都是獨(dú)立的，如果出現(xiàn)BIOS socket接觸或焊接不良，BIOS芯片損壞等問題，將導(dǎo)致系統(tǒng)無法正常啟動，BIOS作為系統(tǒng)中重要的一環(huán)，保證BIOS的可靠性尤為重要。

技術(shù)實(shí)現(xiàn)要素：

為解決上述問題，本實(shí)用新型提供一種可實(shí)現(xiàn)BIOS冗余，提高系統(tǒng)可靠性的裝置。

本實(shí)用新型的技術(shù)方案是：一種BIOS冗余裝置，包括：PCH芯片、數(shù)據(jù)選擇器、數(shù)據(jù)選擇控制器、至少兩個BIOS芯片；

所述PCH芯片設(shè)置有第一輸出端和第二輸出端；所述數(shù)據(jù)選擇器設(shè)置有第一輸入端和第二輸入端，數(shù)據(jù)選擇器還設(shè)置有數(shù)量與BIOS芯片數(shù)量相同的輸出端；所述數(shù)據(jù)選擇控制器設(shè)置有信號接收端和控制端；

PCH芯片的第一輸出端與數(shù)據(jù)選擇器的第一輸入端連接，數(shù)據(jù)選擇器的每個輸出端分別連接一個BIOS芯片；PCH芯片的第二輸出端與數(shù)據(jù)選擇控制器的信號接收端連接，數(shù)據(jù)選擇控制器的控制端與數(shù)據(jù)選擇器的第二輸入端連接。

進(jìn)一步地，數(shù)據(jù)選擇器為Mux芯片。

進(jìn)一步地，BIOS芯片有兩個。

進(jìn)一步地，數(shù)據(jù)選擇器為1 to 2 MUX芯片。

進(jìn)一步地，數(shù)據(jù)選擇控制器為CPLD芯片。

本實(shí)用新型設(shè)計簡單高效，易于實(shí)現(xiàn)，可實(shí)現(xiàn)BIOS冗余，極大提高系統(tǒng)的可靠性，在可靠性要求較高的存儲系統(tǒng)或其他系統(tǒng)中，擁有良好的應(yīng)用前景和價值。

附圖說明

圖1是本實(shí)用新型具體實(shí)施例一結(jié)構(gòu)示意圖。

圖2是本實(shí)用新型具體實(shí)施例二結(jié)構(gòu)示意圖。

圖中，1-PCH芯片，2-數(shù)據(jù)選擇器，3-數(shù)據(jù)選擇控制器，4-BIOS芯片，41-Primary BIOS芯片，42-Secondary BIOS芯片。

具體實(shí)施方式

下面結(jié)合附圖并通過具體實(shí)施例對本實(shí)用新型進(jìn)行詳細(xì)闡述，以下實(shí)施例是對本實(shí)用新型的解釋，而本實(shí)用新型并不局限于以下實(shí)施方式。

實(shí)施例一：

如圖1所示，BIOS冗余裝置包括：PCH芯片1、數(shù)據(jù)選擇器2、數(shù)據(jù)選擇控制器3和n個BIOS芯片4，其中n＞2。

PCH芯片1設(shè)置有第一輸出端和第二輸出端；數(shù)據(jù)選擇器2設(shè)置有第一輸入端和第二輸入端，數(shù)據(jù)選擇器2還設(shè)置有數(shù)量與BIOS芯片4數(shù)量相同的輸出端，即n個輸出端；數(shù)據(jù)選擇控制器3設(shè)置有信號接收端和控制端。

PCH芯片1的第一輸出端與數(shù)據(jù)選擇器2的第一輸入端連接，數(shù)據(jù)選擇器2的每個輸出端分別連接一個BIOS芯片4；PCH芯片1的第二輸出端與數(shù)據(jù)選擇控制器3的信號接收端連接，數(shù)據(jù)選擇控制器3的控制端與數(shù)據(jù)選擇器2的第二輸入端連接。

PCH芯片1的第一輸出端發(fā)送SPI信號至數(shù)據(jù)選擇器2的第一輸入端，SPI信號經(jīng)數(shù)據(jù)選擇器一分為n經(jīng)數(shù)據(jù)選擇器2的n個輸出端連接到n個BIOS芯片4。系統(tǒng)正常啟動時，PCH芯片1在預(yù)設(shè)時間內(nèi)發(fā)出heartbeat信號到數(shù)據(jù)選擇控制器3，如果啟動失敗，heartbeat信號會一直保持一個高或低的狀態(tài)。預(yù)先設(shè)定各個BIOS芯片4的啟動優(yōu)先級，系統(tǒng)從優(yōu)先級最高的BIOS芯片4開始啟動，當(dāng)該BIOS芯片4啟動失敗時，數(shù)據(jù)選擇控制器3在預(yù)設(shè)時間內(nèi)偵測不到系統(tǒng)PCH芯片1反饋的heartbeat信號，此時數(shù)據(jù)選擇控制器3控制數(shù)據(jù)選擇器2切換到下一個BIOS芯片4啟動，按照BIOS芯片4的優(yōu)先級以此類推，從而保證某個BIOS芯片4出現(xiàn)問題，系統(tǒng)仍可以正常啟動。

本實(shí)施例中，數(shù)據(jù)選擇器2可采用Mux芯片，數(shù)據(jù)選擇控制器3可采用CPLD（Complex Programmable Logic Device）芯片。

實(shí)施例二：

如圖2所示，本實(shí)施例中，BIOS芯片4設(shè)置有兩個，分別是Primary BIOS芯片41和Secondary BIOS芯片42。數(shù)據(jù)選擇器2為1 to 2Mux芯片，數(shù)據(jù)選擇控制器3為CPLD芯片。

PCH芯片1的第一輸出端發(fā)送SPI信號至數(shù)據(jù)選擇器2芯片的第一輸入端，SPI信號經(jīng)數(shù)據(jù)選擇器2芯片一分為二經(jīng)數(shù)據(jù)選擇器2芯片的2個輸出端分別連接到Primary BIOS芯片41、Secondary BIOS芯片42。系統(tǒng)正常啟動時，PCH芯片1在預(yù)設(shè)時間內(nèi)發(fā)出heartbeat信號到數(shù)據(jù)選擇控制器3，如果啟動失敗，heartbeat信號會一直保持一個高或低的狀態(tài)。默認(rèn)狀態(tài)下，系統(tǒng)從Primary BIOS芯片41啟動；當(dāng)從Primary BIOS芯片41啟動失敗時，此時數(shù)據(jù)選擇控制器3在指定時間內(nèi)偵測不到系統(tǒng)PCH芯片1反饋的heartbeat信號，判斷系統(tǒng)從Primary BIOS芯片41啟動失敗，此時控制數(shù)據(jù)選擇器2切換到Secondary BIOS芯片42。

以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出：對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。