技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明揭示在基于中央處理單元CPU的系統(tǒng)中通過經(jīng)壓縮存儲(chǔ)器控制器CMC使用背靠背讀取操作來提供存儲(chǔ)器帶寬壓縮。在這點(diǎn)上，在一些方面中，CMC經(jīng)配置以接收對系統(tǒng)存儲(chǔ)器中的物理地址的存儲(chǔ)器讀取請求，并從與所述物理地址相關(guān)聯(lián)的存儲(chǔ)器線中的第一存儲(chǔ)器塊的錯(cuò)誤校正碼ECC位讀取用于所述物理地址的壓縮指示符CI?；谒鯟I，所述CMC確定所述第一存儲(chǔ)器塊是否包括經(jīng)壓縮數(shù)據(jù)。如果不，那么所述CMC與返回所述第一存儲(chǔ)器塊并行地執(zhí)行對所述存儲(chǔ)器線的一或多個(gè)額外存儲(chǔ)器塊的背靠背讀取。一些方面可通過將經(jīng)壓縮數(shù)據(jù)寫入到所述存儲(chǔ)器線的多個(gè)存儲(chǔ)器塊中的每一者而不是僅寫入到所述第一存儲(chǔ)器塊來進(jìn)一步改善存儲(chǔ)器存取等待時(shí)間。

技術(shù)研發(fā)人員：科蘭·比頓·韋里利;馬托伊斯·科內(nèi)利斯·安東尼烏斯·阿德里安努·黑德斯;布賴恩·喬爾·舒;邁克爾·雷蒙德·特朗布利;納塔拉詹·瓦伊德亞納坦
受保護(hù)的技術(shù)使用者：高通股份有限公司
技術(shù)研發(fā)日：2016.01.11
技術(shù)公布日：2017.08.29