對(duì)優(yōu)先權(quán)申請(qǐng)的參考主張?jiān)?016年1月14日在美國(guó)專利與商標(biāo)局提出申請(qǐng)的美國(guó)臨時(shí)申請(qǐng)第62/278,610號(hào)、在2016年1月22日在韓國(guó)知識(shí)產(chǎn)權(quán)局提出申請(qǐng)的韓國(guó)專利申請(qǐng)第10-2016-0008210號(hào)、在2016年1月22日在韓國(guó)知識(shí)產(chǎn)權(quán)局提出申請(qǐng)的韓國(guó)專利申請(qǐng)第10-2016-0008214號(hào)以及在2016年3月11日在韓國(guó)知識(shí)產(chǎn)權(quán)局提出申請(qǐng)的韓國(guó)專利申請(qǐng)第10-2016-0029743號(hào)的優(yōu)先權(quán)，所述專利申請(qǐng)的全部?jī)?nèi)容并入本文供參考。本發(fā)明概念涉及半導(dǎo)體存儲(chǔ)器裝置，且更具體地說(shuō)，涉及用于存取異質(zhì)存儲(chǔ)器的方法及包括異質(zhì)存儲(chǔ)器的存儲(chǔ)器模塊。
背景技術(shù)：
：：半導(dǎo)體存儲(chǔ)器是指利用半導(dǎo)體(例如，硅(si)、鍺(ge)、砷化鎵(gaas)、磷化銦(inp)等)進(jìn)行實(shí)作的存儲(chǔ)器裝置。半導(dǎo)體存儲(chǔ)器裝置通常被分類為易失性存儲(chǔ)器裝置或非易失性存儲(chǔ)器裝置。易失性存儲(chǔ)器裝置是指在斷電時(shí)會(huì)丟失存儲(chǔ)在其中的數(shù)據(jù)的存儲(chǔ)器裝置。所述易失性存儲(chǔ)器裝置包括靜態(tài)隨機(jī)存取存儲(chǔ)器(staticrandomaccessmemory，sram)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamicrandomaccessmemory，dram)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器等。非易失性存儲(chǔ)器裝置是指即使在斷電時(shí)也能保持存儲(chǔ)在其中的數(shù)據(jù)的存儲(chǔ)器裝置。非易失性存儲(chǔ)器裝置包括只讀存儲(chǔ)器(readonlymemory，rom)、可編程只讀存儲(chǔ)器(programmablereadonlymemory，prom)、電可編程只讀存儲(chǔ)器(electricallyprogrammablereadonlymemory，eprom)、電可擦除可編程只讀存儲(chǔ)器(electricallyerasableandprogrammablereadonlymemory，eeprom)、閃速存儲(chǔ)器裝置、相變隨機(jī)存取存儲(chǔ)器(phase-changerandomaccessmemory，pram)、磁性隨機(jī)存取存儲(chǔ)器(magneticrandomaccessmemory，mram)、電阻式隨機(jī)存取存儲(chǔ)器(resistiverandomaccessmemory，rram)、鐵電隨機(jī)存取存儲(chǔ)器(ferroelectricrandomaccessmemory，fram)等。由于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的反應(yīng)速度及運(yùn)行速度通常非?？?，因此動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器被廣泛用作系統(tǒng)的主存儲(chǔ)器。然而，由于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器是當(dāng)電源被關(guān)閉時(shí)數(shù)據(jù)會(huì)丟失的易失性存儲(chǔ)器，因此使用單獨(dú)裝置來(lái)保持存儲(chǔ)在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中的數(shù)據(jù)。此外，由于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器使用電容器存儲(chǔ)數(shù)據(jù)，而單位胞元的大小通常是大的，從而難以在有限的區(qū)域內(nèi)增大動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的容量。技術(shù)實(shí)現(xiàn)要素：本發(fā)明概念的實(shí)施例提供一種通過(guò)使用非易失性存儲(chǔ)器及易失性存儲(chǔ)器而具有大容量及高性能的非易失性存儲(chǔ)器模塊。本發(fā)明概念的實(shí)施例的一個(gè)方面涉及提供一種存取易失性存儲(chǔ)器裝置、非易失性存儲(chǔ)器裝置及對(duì)所述易失性存儲(chǔ)器裝置及所述非易失性存儲(chǔ)器裝置進(jìn)行控制的控制器的方法，所述方法包括：由所述控制器在第一定時(shí)經(jīng)由第一線接收與所述易失性存儲(chǔ)器裝置及所述非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的行地址；由所述控制器在第二定時(shí)經(jīng)由第二線接收與所述非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的擴(kuò)展地址；以及由所述控制器在第三定時(shí)經(jīng)由第三線接收與所述非易失性存儲(chǔ)器裝置及所述易失性存儲(chǔ)器裝置相關(guān)聯(lián)的列地址。所述第一線包括所述第二線及所述第三線。本發(fā)明概念的實(shí)施例的另一方面涉及提供一種存儲(chǔ)器模塊，所述存儲(chǔ)器模塊包括：非易失性存儲(chǔ)器裝置；易失性存儲(chǔ)器裝置；以及控制器，用以控制所述非易失性存儲(chǔ)器裝置及所述易失性存儲(chǔ)器裝置，其中所述控制器在第一定時(shí)經(jīng)由第一線接收與所述易失性存儲(chǔ)器裝置及所述非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的行地址，在第二定時(shí)經(jīng)由第二線接收與所述非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的擴(kuò)展地址，以及在第三定時(shí)經(jīng)由第三線接收與所述非易失性存儲(chǔ)器裝置及所述易失性存儲(chǔ)器裝置相關(guān)聯(lián)的列地址。本發(fā)明概念的實(shí)施例的又一方面涉及提供一種存取第一類型的高速緩存存儲(chǔ)器及第二類型的主存儲(chǔ)器的方法，所述方法包括：使用多個(gè)序列經(jīng)由與所述第一類型的高速緩存存儲(chǔ)器相關(guān)聯(lián)的地址線將共用地址發(fā)送至所述第一類型的所述高速緩存存儲(chǔ)器及所述第二類型的所述主存儲(chǔ)器；以及使用至少一個(gè)序列經(jīng)由與所述第一類型的所述高速緩存存儲(chǔ)器相關(guān)聯(lián)的所述地址線將擴(kuò)展地址發(fā)送至所述第二類型的所述主存儲(chǔ)器。根據(jù)本發(fā)明的更進(jìn)一步的實(shí)施例，操作其中含有易失性存儲(chǔ)器裝置及非易失性存儲(chǔ)器裝置的存儲(chǔ)器系統(tǒng)的方法包括在提供主動(dòng)命令的同時(shí)，經(jīng)由第一地址線向存儲(chǔ)器控制器提供與所述易失性存儲(chǔ)器裝置及所述非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的行地址。接下來(lái)，自提供所述行地址起開(kāi)始，在經(jīng)過(guò)第一時(shí)間間隔之后，經(jīng)由第一地址線中的至少某些第一地址線向所述存儲(chǔ)器控制器提供與所述易失性存儲(chǔ)器裝置及所述非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的列地址。除提供所述列地址之外，同時(shí)還經(jīng)由第一地址線中的至少附加的多條第一地址線提供非易失性擴(kuò)展區(qū)塊地址。所述向所述存儲(chǔ)器控制器提供列地址也可經(jīng)由第一地址線中的至少某些第一地址線在向所述存儲(chǔ)器控制器提供激活擴(kuò)展命令的同時(shí)來(lái)執(zhí)行。根據(jù)本發(fā)明的某些進(jìn)一步的實(shí)施例，可執(zhí)行從所述易失性存儲(chǔ)器裝置讀取標(biāo)記并接著將所述標(biāo)記與所述非易失性擴(kuò)展區(qū)塊地址進(jìn)行比較以判斷其之間的等價(jià)性的操作?？筛M(jìn)一步地執(zhí)行將具有臟狀態(tài)的臟標(biāo)志與寫(xiě)入數(shù)據(jù)同時(shí)寫(xiě)入至所述易失性存儲(chǔ)器裝置中的操作。此外，在從所述易失性存儲(chǔ)器裝置讀取標(biāo)記并將所述標(biāo)記與所述非易失性擴(kuò)展區(qū)塊地址進(jìn)行比較以判斷其之間具有不等價(jià)性之后，可接著從所述易失性存儲(chǔ)器裝置讀取臟標(biāo)志。附圖說(shuō)明通過(guò)參照以下附圖閱讀以下說(shuō)明，上述及其他目的及特征將變得容易理解，其中除非另外指明，否則在所有各附圖中相同的參考編號(hào)指代相同的部件，且其中：圖1是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的用戶系統(tǒng)的方塊圖。圖2是說(shuō)明圖1所示的非易失性存儲(chǔ)器模塊的方塊圖。圖3是說(shuō)明在其中將命令及地址發(fā)送至基于雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊的非易失性存儲(chǔ)器模塊的過(guò)程的時(shí)序圖。圖4是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊的運(yùn)行方法的流程圖。圖5是說(shuō)明其中非易失性存儲(chǔ)器模塊在處理器的控制下寫(xiě)入數(shù)據(jù)的方法的流程圖。圖6是說(shuō)明其中非易失性存儲(chǔ)器模塊在處理器的控制下讀取數(shù)據(jù)的方法的流程圖。圖7是說(shuō)明其中將命令及地址發(fā)送至基于雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊的非易失性存儲(chǔ)器模塊的過(guò)程的應(yīng)用的時(shí)序圖。圖8是說(shuō)明其中非易失性存儲(chǔ)器模塊從擴(kuò)展主動(dòng)命令獲得行地址、擴(kuò)展地址及列地址的方法的流程圖。圖9是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖10是說(shuō)明操作圖9所示的非易失性存儲(chǔ)器模塊的流程圖。圖11是闡述圖9所示的易失性存儲(chǔ)器的高速緩存結(jié)構(gòu)的視圖。圖12是詳細(xì)闡述圖10所示的讀取操作的時(shí)序圖。圖13是說(shuō)明圖12所示的數(shù)據(jù)及有效性信息的實(shí)作方式的時(shí)序圖。圖14是詳細(xì)闡述圖10所示的讀取操作的時(shí)序圖。圖15是說(shuō)明圖14所示的數(shù)據(jù)及有效性信息的實(shí)作方式的時(shí)序圖。圖16是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的存儲(chǔ)器模塊的其他特征的方塊圖。圖17是說(shuō)明圖16所示的處理器與非易失性存儲(chǔ)器模塊之間的握手規(guī)程的流程圖。圖18是詳細(xì)闡述圖17所示的握手操作的時(shí)序圖。圖19是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示存儲(chǔ)器模塊的方塊圖。圖20是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖21是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖22是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖23是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖24是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖25是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖26是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖27是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖28是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。圖29是說(shuō)明根據(jù)本發(fā)明概念的包含在非易失性存儲(chǔ)器模塊中的非易失性存儲(chǔ)器的方塊圖。圖30是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的相變存儲(chǔ)器裝置的胞元結(jié)構(gòu)及物理性質(zhì)的視圖，其作為非易失性存儲(chǔ)器裝置的實(shí)例。圖31至圖32是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的包含在非易失性存儲(chǔ)器中的存儲(chǔ)器胞元的視圖。圖33是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊的易失性存儲(chǔ)器的方塊圖。圖34是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的應(yīng)用非易失性存儲(chǔ)器模塊的用戶系統(tǒng)的方塊圖。圖35是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的應(yīng)用非易失性存儲(chǔ)器系統(tǒng)的服務(wù)器系統(tǒng)的視圖。[符號(hào)的說(shuō)明]10、3000：用戶系統(tǒng)100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、2200：非易失性存儲(chǔ)器模塊101、3001：處理器102：芯片組103：圖形處理單元104：輸入/輸出裝置105：存儲(chǔ)裝置110、210、310、410：模塊控制器120、220、320、420、520、620：異質(zhì)存儲(chǔ)器裝置121、221、321、421、521、621、1800、vm、vm11、vm12、vm13、vm14、vm15、vm1n、vm21、vm22、vm23、vm24、vm25、vm2m：易失性存儲(chǔ)器122、222、522、622、922、1322：非易失性存儲(chǔ)器控制器123、223、323、523、623、1400、nvm、nvm11、nvm12、nvm13、nvm14、nvm1k、nvm21、nvm22、nvm23、nvm24、nvm2i：非易失性存儲(chǔ)器130、230、330、430、530、630：數(shù)據(jù)緩沖器140、240、340、440：串行存在檢測(cè)芯片215、315、415：高速緩存管理器251、261、351、361：有效性部分252、262、352、362：交易標(biāo)識(shí)部分350：消息信息822a、1022a、1222a：第一非易失性存儲(chǔ)器控制器822b、1022b、1222b：第二非易失性存儲(chǔ)器控制器1410、1810：存儲(chǔ)器胞元陣列1420：地址解碼器1430：控制邏輯電路1440：頁(yè)緩沖器1450：輸入/輸出電路1500、1600、1700：存儲(chǔ)器胞元1510：頂電極1520：相變材料1530：接觸插塞1540：底電極1610：磁性隧道結(jié)元件1611：自由層1612：隧道層1613：固定層1620：胞元晶體管1710：可變電阻元件1711、1713：電極1712：數(shù)據(jù)存儲(chǔ)膜1720：選擇元件1820：地址緩沖器1830：行解碼器(x-解碼器)1840：列解碼器(y-解碼器)1850：讀出放大器及寫(xiě)入驅(qū)動(dòng)器1860：輸入/輸出電路2000：服務(wù)器系統(tǒng)2100服務(wù)器機(jī)架2150：非晶體積3002：存儲(chǔ)器控制器3003：總線3110、3140：存儲(chǔ)器a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a1、a12、a13、a14、a15、a16、a17：地址線a10/ap：自動(dòng)預(yù)充電信號(hào)線act：主動(dòng)命令/庫(kù)主動(dòng)命令acte：擴(kuò)展主動(dòng)命令act_n：主動(dòng)命令輸入線add、addr：地址add_col、ca：列地址add_row、ra：行地址add1：第一地址add2：第二地址addr0：第0地址addr1：第1地址addr2：第2地址addr3：第3地址addr4：第4地址addr5：第5地址addr6：第6地址addr7：第7地址addr8：第8地址addr9：第9地址addr10：第10地址addr11：第11地址addr12：第12地址addr13：第13地址addr14：第14地址addr15：第15地址addr16：第16地址addr17：第17地址addr18：第18地址addr19：第19地址addr20：第20地址addr21：第21地址addr22：第22地址addr23：第23地址ap：自動(dòng)預(yù)充電/自動(dòng)預(yù)充電信號(hào)ba：庫(kù)地址ba0、ba1：庫(kù)地址輸入線bank1：第一庫(kù)bank2：第二庫(kù)bank3：第三庫(kù)bank4：第四庫(kù)bc：突發(fā)截?cái)?突發(fā)截?cái)嘈盘?hào)bc_n/a12：突發(fā)截?cái)嘈盘?hào)線bg：庫(kù)群組信號(hào)bg0、bg1：庫(kù)群組輸入線bl：突發(fā)長(zhǎng)度/位線bl0：位線bo0、bo1、bo2：突發(fā)次序bt：突發(fā)類型c0、c1、c2：芯片識(shí)別符線cache_info：高速緩存信息ca_n、非易失性存儲(chǔ)器命令/地址ca_v：易失性存儲(chǔ)器命令/地址cas：列地址選通信號(hào)cas_n/a15、ras_n/a16、we_n/a14：命令輸入線cid：芯片識(shí)別符cke：時(shí)鐘使能信號(hào)線/時(shí)鐘信號(hào)cl、cl0、cl1、cl2、cl3：高速緩存線cmd、rd：命令cmd/add：命令/地址cmd0：第0命令cmd1：第1命令cmd2：第2命令cs_n：芯片選擇使能信號(hào)線/芯片選擇信號(hào)線ct：胞元晶體管ctrl：控制邏輯/控制信號(hào)d1、d2、d3、d4：數(shù)據(jù)data_1：第一數(shù)據(jù)data_2：第二數(shù)據(jù)db：數(shù)據(jù)緩沖器di：裝置信息dl、dq：數(shù)據(jù)線drt：臟信息dt_v：數(shù)據(jù)dq_info：有效性信息ea：擴(kuò)展地址ecc_dt：數(shù)據(jù)錯(cuò)誤糾正碼ecc_tag：標(biāo)記錯(cuò)誤糾正碼ext：激活擴(kuò)展命令/庫(kù)激活擴(kuò)展命令/主動(dòng)擴(kuò)展命令fc：專用清除信道g1：第一圖表g2：第二圖表h：高電平hmd：異質(zhì)存儲(chǔ)器裝置info：高速緩存信息l：低電平line0、line1、line2、line3：線mc：模塊控制器mdq：存儲(chǔ)器數(shù)據(jù)線mdq1：第一存儲(chǔ)器數(shù)據(jù)線mdqn：第n存儲(chǔ)器數(shù)據(jù)線msg_en、msg_dq：消息信息nt：存取晶體管nvm_0：第一區(qū)/存儲(chǔ)器區(qū)nvm_1：第二區(qū)/存儲(chǔ)器區(qū)nvm_2：第三區(qū)/存儲(chǔ)器區(qū)nvm_3：第四區(qū)/存儲(chǔ)器區(qū)nvm_4：第五區(qū)/存儲(chǔ)器區(qū)nvm_5：第六區(qū)/存儲(chǔ)器區(qū)nvm_blk1、nvm_blk2、nvm_blkn：非易失性擴(kuò)展區(qū)塊opcode：操作碼opt：選項(xiàng)ras：行地址選通信號(hào)rd/add：命令及地址rev：保留線rfu：供未來(lái)使用的保留rl：讀取延遲rv：可變電阻元件s11、s12、s13、s14、s15、s21、s22、s23、s24、s25、s26、s27、s28、s29、s110、s120、s130、s210、s220、s230、s240、s250、s260、s270、s280、s310、s320、s330、s340、s350、s360、s370、s380、s390、s410、s420、s430：操作sl0：源極線str：選擇元件tag、“tag”_v：標(biāo)記tc：標(biāo)記控制電路tdq：標(biāo)記數(shù)據(jù)線tid：交易標(biāo)識(shí)tvm：標(biāo)記專用易失性存儲(chǔ)器v：“h”與“l(fā)”中的一者的特定電平vm1：第一易失性存儲(chǔ)器vmn：第n易失性存儲(chǔ)器wl：寫(xiě)入延遲/字線wl0：字線x：定義的或未定義的(例如，浮動(dòng))或不相關(guān)的電平具體實(shí)施方式圖1是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的用戶系統(tǒng)的方塊圖。參照?qǐng)D1，用戶系統(tǒng)10包括非易失性存儲(chǔ)器模塊100、處理器101、芯片組102、圖形處理單元(graphicprocessingunit，gpu)103、輸入/輸出裝置104及存儲(chǔ)裝置105。在實(shí)施例中，用戶系統(tǒng)10可為計(jì)算系統(tǒng)，例如計(jì)算機(jī)、筆記本計(jì)算機(jī)、服務(wù)器、工作站、便攜式通信終端、個(gè)人數(shù)字助理(personaldigitalassistant，pda)、便攜式多媒體播放器(portablemultimediaplayer，pmp)、智能手機(jī)或可穿戴式裝置。處理器101可控制用戶系統(tǒng)10的整體操作。處理器101可執(zhí)行用戶系統(tǒng)10的各種操作且可處理數(shù)據(jù)。非易失性存儲(chǔ)器模塊100可直接連接至處理器101。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器模塊100中的每一者可具有雙列直插存儲(chǔ)器模塊(dualin-linememorymodule，dimm)的形式且可安裝在直接連接至處理器101的雙列直插存儲(chǔ)器模塊插口中，以與處理器101進(jìn)行通信。在實(shí)施例中，非易失性存儲(chǔ)器模塊100中的每一者可基于非易失性雙列直插存儲(chǔ)器模塊協(xié)議與處理器101進(jìn)行通信。非易失性存儲(chǔ)器模塊100中的每一者可被用作主存儲(chǔ)器或工作存儲(chǔ)器(或運(yùn)行存儲(chǔ)器)。非易失性存儲(chǔ)器模塊100中的每一者可包括非易失性存儲(chǔ)器及易失性存儲(chǔ)器。所述非易失性存儲(chǔ)器包括即使在斷電時(shí)也不會(huì)丟失存儲(chǔ)在其中的數(shù)據(jù)的存儲(chǔ)器，例如只讀存儲(chǔ)器(rom)、可編程只讀存儲(chǔ)器(prom)、電可編程只讀存儲(chǔ)器(eprom)、電可擦除可編程只讀存儲(chǔ)器(eeprom)、閃速存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(pram)、磁性隨機(jī)存取存儲(chǔ)器(mram)、電阻式隨機(jī)存取存儲(chǔ)器(rram)或鐵電隨機(jī)存取存儲(chǔ)器(fram)。所述易失性存儲(chǔ)器可包括在斷電時(shí)會(huì)丟失存儲(chǔ)在其中的數(shù)據(jù)的存儲(chǔ)器，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)或同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(synchronousdynamicrandomaccessmemory，sdram)。在實(shí)施例中，每一非易失性存儲(chǔ)器模塊100中的非易失性存儲(chǔ)器可被用作用戶系統(tǒng)10的主存儲(chǔ)器或處理器101的主存儲(chǔ)器，且每一非易失性存儲(chǔ)器模塊100中的易失性存儲(chǔ)器可被用作用戶系統(tǒng)10的高速緩存存儲(chǔ)器、處理器101的高速緩存存儲(chǔ)器或?qū)?yīng)的非易失性存儲(chǔ)器模塊100的高速緩存存儲(chǔ)器。芯片組102可電連接至處理器101且可在處理器101的控制下對(duì)用戶系統(tǒng)10的硬件進(jìn)行控制。舉例來(lái)說(shuō)，芯片組102可經(jīng)由主總線分別連接至圖形處理單元103、輸入/輸出裝置104及存儲(chǔ)裝置105且可對(duì)所述主總線執(zhí)行橋接操作(bridgeoperation)。圖形處理單元103可執(zhí)行用于輸出用戶系統(tǒng)10的圖像數(shù)據(jù)的一系列算術(shù)運(yùn)算。在實(shí)施例中，圖形處理單元103可以片上系統(tǒng)(system-on-chip，soc)的形式嵌入處理器101中。輸入/輸出裝置104可包括使得將數(shù)據(jù)或指令輸入至用戶系統(tǒng)10或者將數(shù)據(jù)輸出至外部裝置成為可能的各種裝置。舉例來(lái)說(shuō)，輸入/輸出裝置104可包括用戶輸入裝置(例如鍵盤(pán)、小鍵盤(pán)、按鈕、觸摸面板、觸摸屏幕、觸摸板、觸摸球、照相機(jī)、麥克風(fēng)、陀螺儀傳感器、振動(dòng)傳感器、壓電元件、溫度傳感器及生物識(shí)別傳感器)及用戶輸出裝置(例如液晶顯示器(liquidcrystaldisplay，lcd)、有機(jī)發(fā)光二極管(organiclightemittingdiode，oled)顯示裝置、有源矩陣有機(jī)發(fā)光二極管(activematrixorganiclightemittingdiode，amoled)顯示裝置、發(fā)光二極管(lightemittingdiode，led)、揚(yáng)聲器及馬達(dá))。存儲(chǔ)裝置105可被用作用戶系統(tǒng)10的大容量存儲(chǔ)媒體。存儲(chǔ)裝置105可包括大容量存儲(chǔ)媒體(例如硬盤(pán)驅(qū)動(dòng)器(harddiskdrive，hdd)、固態(tài)驅(qū)動(dòng)器(solidstatedrive，ssd)、存儲(chǔ)器卡及存儲(chǔ)器棒)。圖2是說(shuō)明圖1所示的非易失性存儲(chǔ)器模塊的方塊圖。參照?qǐng)D1及圖2，非易失性存儲(chǔ)器模塊100包括模塊控制器110、異質(zhì)存儲(chǔ)器裝置120、數(shù)據(jù)緩沖器(databuffer，db)130及串行存在檢測(cè)芯片(serialpresencedetect，spd)140。模塊控制器110可從處理器101接收命令/地址ca并可響應(yīng)于所接收的命令/地址ca而控制異質(zhì)存儲(chǔ)器裝置120。舉例來(lái)說(shuō)，模塊控制器110可響應(yīng)于來(lái)自處理器101的命令/地址ca而向異質(zhì)存儲(chǔ)器裝置120提供命令/地址ca_n及命令/地址ca_v。在實(shí)施例中，命令/地址ca_n可為用于控制包含在異質(zhì)存儲(chǔ)器裝置120中的非易失性存儲(chǔ)器123的命令/地址，且命令/地址ca_v可為用于控制包含在異質(zhì)存儲(chǔ)器裝置120中的易失性存儲(chǔ)器121的命令/地址。以下，為便于說(shuō)明起見(jiàn)，來(lái)自處理器101的命令/地址ca可被稱作“模塊命令/地址”，從模塊控制器110提供至易失性存儲(chǔ)器121的命令/地址ca_v可被稱作“易失性存儲(chǔ)器(volatilememory，vm)命令/地址”，且從模塊控制器110提供至非易失性存儲(chǔ)器(nonvolatilememory，nvm)控制器122的命令/地址ca_n可被稱作“非易失性存儲(chǔ)器(nvm)命令/地址”。在實(shí)施例中，可經(jīng)由不同的命令/地址總線來(lái)提供非易失性存儲(chǔ)器命令/地址ca_n及易失性存儲(chǔ)器命令/地址ca_v。在實(shí)施例中，模塊控制器110可為寄存器時(shí)鐘驅(qū)動(dòng)器(registerclockdriver，rcd)。異質(zhì)存儲(chǔ)器裝置120可包括易失性存儲(chǔ)器121、非易失性存儲(chǔ)器控制器122及非易失性存儲(chǔ)器123。易失性存儲(chǔ)器121可響應(yīng)于來(lái)自模塊控制器110的易失性存儲(chǔ)器命令/地址ca_v而運(yùn)行。易失性存儲(chǔ)器121可響應(yīng)于易失性存儲(chǔ)器命令/地址ca_v而分別經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq及標(biāo)記數(shù)據(jù)線tdq來(lái)輸出數(shù)據(jù)及標(biāo)記“tag”。易失性存儲(chǔ)器121可基于易失性存儲(chǔ)器命令/地址ca_v寫(xiě)入分別經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq及標(biāo)記數(shù)據(jù)線tdq接收的數(shù)據(jù)及標(biāo)記。非易失性存儲(chǔ)器控制器122可響應(yīng)于來(lái)自模塊控制器110的非易失性存儲(chǔ)器命令/地址ca_n而運(yùn)行。舉例來(lái)說(shuō)，基于來(lái)自模塊控制器110的非易失性存儲(chǔ)器命令/地址ca_n，非易失性存儲(chǔ)器控制器122可在非易失性存儲(chǔ)器123中對(duì)經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq接收的數(shù)據(jù)進(jìn)行編程或可經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq輸出在非易失性存儲(chǔ)器123中經(jīng)過(guò)編程的數(shù)據(jù)。非易失性存儲(chǔ)器控制器122可執(zhí)行用于控制非易失性存儲(chǔ)器123的各種操作。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器控制器122可執(zhí)行例如垃圾收集、損耗平衡(wearleaveling)及地址轉(zhuǎn)換等操作以有效地使用非易失性存儲(chǔ)器123。在實(shí)施例中，非易失性存儲(chǔ)器控制器122可進(jìn)一步包括例如錯(cuò)誤糾正電路及隨機(jī)數(shù)發(fā)生器(randomizer)等元件。在實(shí)施例中，非易失性存儲(chǔ)器控制器122可將包含在所接收的非易失性存儲(chǔ)器命令/地址ca_n中的地址用作非易失性存儲(chǔ)器123的邏輯地址。非易失性存儲(chǔ)器控制器122可將所述邏輯地址轉(zhuǎn)換成非易失性存儲(chǔ)器123的實(shí)體地址且可將所述經(jīng)轉(zhuǎn)換的實(shí)體地址發(fā)送至非易失性存儲(chǔ)器123。此外，非易失性存儲(chǔ)器控制器122可將包含在所接收的非易失性存儲(chǔ)器命令/地址ca_n中的命令轉(zhuǎn)換成用于非易失性存儲(chǔ)器123的命令且可將所述經(jīng)轉(zhuǎn)換的命令發(fā)送至非易失性存儲(chǔ)器123。在實(shí)施例中，非易失性存儲(chǔ)器控制器122可經(jīng)由與存儲(chǔ)器數(shù)據(jù)線mdq、標(biāo)記數(shù)據(jù)線tdq、發(fā)送非易失性存儲(chǔ)器命令/地址ca_n的線及發(fā)送易失性存儲(chǔ)器命令/地址ca_v的線分離的線來(lái)向非易失性存儲(chǔ)器123提供所述經(jīng)轉(zhuǎn)換的實(shí)體地址及命令。在實(shí)施例中，易失性存儲(chǔ)器121與非易失性存儲(chǔ)器控制器122可共享同一存儲(chǔ)器數(shù)據(jù)線mdq。在實(shí)施例中，易失性存儲(chǔ)器121與模塊控制器110可共享標(biāo)記數(shù)據(jù)線tdq。作為另外一種選擇，易失性存儲(chǔ)器121、非易失性存儲(chǔ)器控制器122及模塊控制器110可共享標(biāo)記數(shù)據(jù)線tdq。非易失性存儲(chǔ)器控制器122或模塊控制器110可經(jīng)由標(biāo)記數(shù)據(jù)線tdq輸出標(biāo)記“tag”或可經(jīng)由標(biāo)記數(shù)據(jù)線tdq接收標(biāo)記“tag”。數(shù)據(jù)緩沖器130可經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq接收數(shù)據(jù)且可經(jīng)由數(shù)據(jù)線dq將所接收的數(shù)據(jù)提供至處理器101。作為另外一種選擇，數(shù)據(jù)緩沖器130可經(jīng)由數(shù)據(jù)線dq接收數(shù)據(jù)且可經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq輸出所接收的數(shù)據(jù)。在實(shí)施例中，數(shù)據(jù)緩沖器130可響應(yīng)于模塊控制器110的控制(例如，緩沖器命令(未示出))而運(yùn)行。在實(shí)施例中，數(shù)據(jù)緩沖器130可區(qū)分存儲(chǔ)器數(shù)據(jù)線mdq上的信號(hào)及數(shù)據(jù)線dq上的信號(hào)。作為另外一種選擇，數(shù)據(jù)緩沖器130可阻擋存儲(chǔ)器數(shù)據(jù)線mdq與數(shù)據(jù)線dq之間的信號(hào)。也就是說(shuō)，通過(guò)數(shù)據(jù)緩沖器130，存儲(chǔ)器數(shù)據(jù)線mdq的信號(hào)可不影響數(shù)據(jù)線dq，或通過(guò)數(shù)據(jù)緩沖器130，數(shù)據(jù)線dq的信號(hào)可不影響存儲(chǔ)器數(shù)據(jù)線mdq。在實(shí)施例中，存儲(chǔ)器數(shù)據(jù)線mdq可為包含在非易失性存儲(chǔ)器(例如，易失性存儲(chǔ)器、非易失性存儲(chǔ)器、數(shù)據(jù)緩沖器等)中的元件之間的數(shù)據(jù)傳輸路徑，且數(shù)據(jù)線dq可為非易失性存儲(chǔ)器模塊100與處理器101之間的數(shù)據(jù)傳輸路徑。標(biāo)記數(shù)據(jù)線tdq可為用于發(fā)送及接收標(biāo)記“tag”的傳輸路徑。在實(shí)施例中，存儲(chǔ)器數(shù)據(jù)線mdq、數(shù)據(jù)線dq及標(biāo)記數(shù)據(jù)線tdq中的每一者可包括多條導(dǎo)線。此外，盡管未示出，但存儲(chǔ)器數(shù)據(jù)線mdq、數(shù)據(jù)線dq及標(biāo)記數(shù)據(jù)線tdq中的每一者可包括存儲(chǔ)器數(shù)據(jù)選通線mdqs、數(shù)據(jù)選通線dqs及標(biāo)記數(shù)據(jù)選通線tdqs。以下，為了易于說(shuō)明，省略了存儲(chǔ)器數(shù)據(jù)選通線mdqs、數(shù)據(jù)選通線dqs及標(biāo)記數(shù)據(jù)選通線tdqs的參考編號(hào)及配置。然而，本發(fā)明概念的實(shí)施例可并不僅限于此。舉例來(lái)說(shuō)，與存儲(chǔ)器數(shù)據(jù)選通線mdqs、數(shù)據(jù)選通線dqs及標(biāo)記數(shù)據(jù)選通線tdqs連接的元件可與存儲(chǔ)器數(shù)據(jù)選通線mdqs、數(shù)據(jù)選通線dqs及標(biāo)記數(shù)據(jù)選通線tdqs的信號(hào)同步地發(fā)送及接收數(shù)據(jù)或標(biāo)記。串行存在檢測(cè)芯片140可為可編程只讀存儲(chǔ)器裝置(例如，電可擦除可編程只讀存儲(chǔ)器(eeprom))。串行存在檢測(cè)芯片140可包括非易失性存儲(chǔ)器模塊100的初始信息或裝置信息di。在實(shí)施例中，串行存在檢測(cè)芯片140可包括裝置信息di(例如與非易失性存儲(chǔ)器模塊100相關(guān)聯(lián)的模塊形式、模塊配置、存儲(chǔ)容量、模塊類型及執(zhí)行環(huán)境)。當(dāng)包括非易失性存儲(chǔ)器模塊100的用戶系統(tǒng)10啟動(dòng)時(shí)，處理器101可從串行存在檢測(cè)芯片140讀取裝置信息di且可基于裝置信息di辨認(rèn)非易失性存儲(chǔ)器模塊100。處理器101可基于從串行存在檢測(cè)芯片140讀取的裝置信息di來(lái)控制非易失性存儲(chǔ)器模塊100。以下，為便于說(shuō)明起見(jiàn)，假定易失性存儲(chǔ)器121是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器且非易失性存儲(chǔ)器123是與非閃速存儲(chǔ)器。然而，本發(fā)明概念的實(shí)施例并不僅限于此。舉例來(lái)說(shuō)，易失性存儲(chǔ)器121可包括另一種類的隨機(jī)存取存儲(chǔ)器，且非易失性存儲(chǔ)器123可包括另一種類的非易失性存儲(chǔ)器裝置。在實(shí)施例中，非易失性存儲(chǔ)器123可包括相變存儲(chǔ)器。在實(shí)施例中，易失性存儲(chǔ)器121可包括多個(gè)易失性存儲(chǔ)器芯片，所述多個(gè)易失性存儲(chǔ)器芯片中的每一者通過(guò)單獨(dú)芯片、單獨(dú)封裝等來(lái)進(jìn)行實(shí)作。易失性存儲(chǔ)器芯片可經(jīng)由不同的存儲(chǔ)器數(shù)據(jù)線或不同的標(biāo)記數(shù)據(jù)線與模塊控制器110或非易失性存儲(chǔ)器控制器122進(jìn)行連接。在實(shí)施例中，處理器101可將非易失性存儲(chǔ)器模塊100的非易失性存儲(chǔ)器123用作主存儲(chǔ)器。也就是說(shuō)，處理器101可將非易失性存儲(chǔ)器123的存儲(chǔ)空間辨認(rèn)為主存儲(chǔ)器區(qū)。易失性存儲(chǔ)器121可作為處理器101的高速緩存存儲(chǔ)器及非易失性存儲(chǔ)器123的高速緩存存儲(chǔ)器來(lái)運(yùn)行。在實(shí)施例中，易失性存儲(chǔ)器121可被用作回寫(xiě)式高速緩存(write-backcache)。也就是說(shuō)，模塊控制器110可響應(yīng)于來(lái)自處理器101的模塊命令/地址ca來(lái)判斷高速緩存命中或高速緩存未命中且可基于判斷結(jié)果來(lái)控制易失性存儲(chǔ)器121或非易失性存儲(chǔ)器123。在實(shí)施例中，所述高速緩存命中可表示與從處理器101接收的模塊命令/地址ca對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)在易失性存儲(chǔ)器121中的情形。所述高速緩存未命中可表示沒(méi)有與從處理器101接收的模塊命令/地址ca對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)在易失性存儲(chǔ)器121中的情形。在實(shí)施例中，模塊控制器110可基于標(biāo)記“tag”來(lái)判斷是否發(fā)生高速緩存命中或高速緩存未命中。模塊控制器110可基于對(duì)來(lái)自處理器101的模塊命令/地址ca與標(biāo)記“tag”進(jìn)行比較的結(jié)果來(lái)判斷是否發(fā)生高速緩存命中或高速緩存未命中。在實(shí)施例中，標(biāo)記“tag”可包括地址的與存儲(chǔ)在易失性存儲(chǔ)器121中的數(shù)據(jù)對(duì)應(yīng)的一部分。在實(shí)施例中，模塊控制器110可經(jīng)由標(biāo)記數(shù)據(jù)線tdq來(lái)將標(biāo)記“tag”與易失性存儲(chǔ)器121進(jìn)行交換。在實(shí)施例中，當(dāng)將數(shù)據(jù)寫(xiě)入易失性存儲(chǔ)器121中時(shí)，與所述數(shù)據(jù)對(duì)應(yīng)的標(biāo)記“tag”可在模塊控制器110的控制下與所述數(shù)據(jù)一起寫(xiě)入。在實(shí)施例中，易失性存儲(chǔ)器121與非易失性存儲(chǔ)器123可具有n：1直接映射關(guān)系。此處，“n”是自然數(shù)。也就是說(shuō)，易失性存儲(chǔ)器121可為非易失性存儲(chǔ)器123的直接映射高速緩存。舉例來(lái)說(shuō)，易失性存儲(chǔ)器121的第一易失性存儲(chǔ)區(qū)可對(duì)應(yīng)于非易失性存儲(chǔ)器123的第一非易失性存儲(chǔ)區(qū)至第n非易失性存儲(chǔ)區(qū)。在這種情形中，第一易失性存儲(chǔ)區(qū)域的大小可與非易失性存儲(chǔ)區(qū)域中的每一者的大小相同。在實(shí)施例中，第一易失性存儲(chǔ)區(qū)域可進(jìn)一步包括用于存儲(chǔ)附加信息(例如，標(biāo)記、錯(cuò)誤糾正碼、臟信息等)的區(qū)域。在實(shí)施例中，易失性存儲(chǔ)器121與非易失性存儲(chǔ)器123可具有n：k成組關(guān)聯(lián)映射關(guān)系。此處，“k”是小于“n”的自然數(shù)。也就是說(shuō)，易失性存儲(chǔ)器121可為非易失性存儲(chǔ)器123的成組關(guān)聯(lián)高速緩存。盡管未在圖2中示出，但非易失性存儲(chǔ)器模塊100可進(jìn)一步包括單獨(dú)存儲(chǔ)器(未示出)。所述單獨(dú)存儲(chǔ)器可存儲(chǔ)在非易失性存儲(chǔ)器控制器122中使用的信息(例如數(shù)據(jù)、程序及軟件)。舉例來(lái)說(shuō)，所述單獨(dú)存儲(chǔ)器可存儲(chǔ)由非易失性存儲(chǔ)器控制器122管理的信息(例如映射表及閃速轉(zhuǎn)譯層(flashtranslationlayer，ftl))。作為另外一種選擇，所述單獨(dú)存儲(chǔ)器可為臨時(shí)存儲(chǔ)從非易失性存儲(chǔ)器123讀取的數(shù)據(jù)或?qū)⒁鎯?chǔ)在非易失性存儲(chǔ)器123中的數(shù)據(jù)的緩沖存儲(chǔ)器。易失性存儲(chǔ)器121可包括第一庫(kù)bank1至第四庫(kù)bank4。第一庫(kù)bank1至第四庫(kù)bank4可執(zhí)行彼此獨(dú)立的寫(xiě)入操作及讀取操作。舉例來(lái)說(shuō)，第一庫(kù)bank1至第四庫(kù)bank4可對(duì)應(yīng)于由雙倍數(shù)據(jù)速率動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(doubledataratedynamicrandomaccessmemory，ddrdram)的規(guī)范定義的庫(kù)。處理器101可存取基于雙列直插存儲(chǔ)器模塊(dimm)或非易失性雙列直插存儲(chǔ)器模塊(nonvolatiledualin-linememorymodule，nvdimm)的非易失性存儲(chǔ)器模塊100。雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊可具有與雙倍數(shù)據(jù)速率動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器相關(guān)聯(lián)的命令系統(tǒng)及地址系統(tǒng)。作為另外一種選擇，為使處理器101能夠存取雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊的非易失性存儲(chǔ)器123，非易失性存儲(chǔ)器123可具有基于由雙倍數(shù)據(jù)速率動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的規(guī)范所定義的第一庫(kù)bank1至第四庫(kù)bank4而組織的地址系統(tǒng)。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器123的存儲(chǔ)空間可包括多個(gè)非易失性擴(kuò)展區(qū)塊nvm_blk1至nvm_blkn。所述多個(gè)非易失性擴(kuò)展區(qū)塊nvm_blk1至nvm_blkn中的每一者可包括第一庫(kù)bank1至第四庫(kù)bank4。處理器101可將非易失性存儲(chǔ)器123的存儲(chǔ)空間辨認(rèn)為非易失性存儲(chǔ)器模塊100的存儲(chǔ)空間。處理器101可存取基于雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊的非易失性存儲(chǔ)器模塊100。然而，雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊的界面被定義為與雙倍數(shù)據(jù)速率動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的規(guī)范一致。舉例來(lái)說(shuō)，雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊提供將易失性存儲(chǔ)器121的第一庫(kù)bank1至第四庫(kù)bank4(或庫(kù)群組)區(qū)分開(kāi)的地址系統(tǒng)且不提供能夠?qū)⑺龆鄠€(gè)非易失性擴(kuò)展區(qū)塊nvm_blk1至nvm_blkn區(qū)分開(kāi)的地址系統(tǒng)。也就是說(shuō)，在其中非易失性存儲(chǔ)器模塊100基于傳統(tǒng)的雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊來(lái)運(yùn)行的情形中，可出現(xiàn)在存取操作期間處理器101不將所述多個(gè)非易失性擴(kuò)展區(qū)塊nvm_blk1至nvm_blkn區(qū)分開(kāi)的問(wèn)題。為了解決這種問(wèn)題，根據(jù)本發(fā)明概念的實(shí)施例，非易失性存儲(chǔ)器模塊100提供一種解決方法，在所述解決方法中，使用可選信號(hào)或可選線作為非易失性擴(kuò)展區(qū)塊地址(或擴(kuò)展地址)以在雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊的地址系統(tǒng)中將所述多個(gè)非易失性擴(kuò)展區(qū)塊nvm_blk1至nvm_blkn區(qū)分開(kāi)。圖3是說(shuō)明其中將命令及地址發(fā)送至基于雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊的非易失性存儲(chǔ)器模塊的過(guò)程的時(shí)序圖。在圖2及圖3中示出被傳送至模塊控制器110的主動(dòng)命令輸入線act_n及地址線a0至地址線a17的信號(hào)以及被傳送至數(shù)據(jù)緩沖器130的數(shù)據(jù)線dq的信號(hào)。為便于說(shuō)明起見(jiàn)，在圖3中不示出用于將第一庫(kù)bank1至第四庫(kù)bank4區(qū)分開(kāi)的庫(kù)地址。當(dāng)經(jīng)由主動(dòng)命令輸入線act_n接收主動(dòng)命令(或主動(dòng)信號(hào))act時(shí)，可經(jīng)由第0地址線a0至第17地址線a17向模塊控制器110提供第0地址addr0至第17地址addr17(例如，地址信號(hào))。在實(shí)施例中，第1地址addr1至第17地址addr17可構(gòu)成行地址，以用于在易失性存儲(chǔ)器121中選擇所選庫(kù)的行或用于在非易失性存儲(chǔ)器123中選擇所選非易失性擴(kuò)展區(qū)塊的所選庫(kù)的行。主動(dòng)命令act可指示經(jīng)由第0地址線a0至第17地址線a17接收的信號(hào)是行地址。如果自輸入主動(dòng)命令act起經(jīng)過(guò)了預(yù)先定義的時(shí)間，則可經(jīng)由第0地址線a0至第17地址線a17接收接下來(lái)的信號(hào)。經(jīng)由第14地址線a14至第16地址線a16接收的信號(hào)可為第0命令cmd0至第2命令cmd2。經(jīng)由第4地址線a4至第9地址線a9接收的信號(hào)可為第18地址addr18至第23地址addr23。舉例來(lái)說(shuō)，第18地址addr18至第23地址addr23可構(gòu)成列地址，以用于在易失性存儲(chǔ)器121中選擇所選庫(kù)的列或用于在非易失性存儲(chǔ)器123中選擇所選非易失性擴(kuò)展區(qū)塊的所選庫(kù)的列。經(jīng)由第0地址線a0至第2地址線a2接收的信號(hào)可指示突發(fā)次序bo0至bo2。舉例來(lái)說(shuō)，突發(fā)次序bo0至bo2可指示當(dāng)根據(jù)預(yù)先定義的或單獨(dú)確定的突發(fā)長(zhǎng)度來(lái)接收或輸出數(shù)據(jù)段時(shí)數(shù)據(jù)段的次序。經(jīng)由第三地址線a3接收的信號(hào)可指示突發(fā)類型bt。突發(fā)類型bt可包括“順序性的”或“交叉的”。第12地址線a12可指示突發(fā)截?cái)?burstchopping)bc。突發(fā)截?cái)郻c可指示預(yù)先定義的或單獨(dú)確定的突發(fā)長(zhǎng)度的不被使用的部分。第10地址線a10可指示自動(dòng)預(yù)充電ap。突發(fā)次序bo0至bo2、突發(fā)類型bt、自動(dòng)預(yù)充電ap及突發(fā)截?cái)郻c是用于設(shè)定非易失性存儲(chǔ)器模塊100的操作的可選信息，而不是設(shè)定用于將存儲(chǔ)空間的各位置區(qū)分開(kāi)的地址的可選信息。非易失性存儲(chǔ)器模塊100可將經(jīng)由地址線a0至地址線a3、地址線a10及地址線a12接收的信號(hào)中的至少某些信號(hào)與命令cmd0至命令cmd2一起辨認(rèn)為用于將非易失性擴(kuò)展區(qū)塊nvm_blk1至nvm_blkn區(qū)分開(kāi)的非易失性擴(kuò)展區(qū)塊地址。當(dāng)存取非易失性存儲(chǔ)器模塊100時(shí)，處理器101可在發(fā)送命令cmd0至命令cmd2的定時(shí)處經(jīng)由地址線a0至地址線a3、地址線a10及地址線a12中的至少某些地址線來(lái)發(fā)送非易失性擴(kuò)展區(qū)塊地址。當(dāng)利用第0地址線a0至第2地址線a2發(fā)送非易失性擴(kuò)展區(qū)塊地址時(shí)，處理器101未能將突發(fā)次序bo0至bo2發(fā)送至非易失性存儲(chǔ)器模塊100且非易失性存儲(chǔ)器模塊100未能接收到突發(fā)次序bo0至bo2。在這種情形中，非易失性存儲(chǔ)器模塊100與處理器101可基于預(yù)先定義的或單獨(dú)確定的突發(fā)次序彼此通信。舉例來(lái)說(shuō)，有關(guān)突發(fā)次序的信息可存儲(chǔ)在串行存在檢測(cè)芯片140中且可在處理器101與非易失性存儲(chǔ)器模塊100初始化時(shí)由處理器101檢測(cè)。處理器101可基于所檢測(cè)的突發(fā)次序與非易失性存儲(chǔ)器模塊100進(jìn)行通信。當(dāng)利用第3地址線a3發(fā)送非易失性擴(kuò)展區(qū)塊地址時(shí)，處理器101未能將突發(fā)類型bt發(fā)送至非易失性存儲(chǔ)器模塊100且非易失性存儲(chǔ)器模塊100未能接收到突發(fā)類型bt。在這種情形中，非易失性存儲(chǔ)器模塊100與處理器101可基于預(yù)先定義的或單獨(dú)確定的突發(fā)類型彼此通信。舉例來(lái)說(shuō)，有關(guān)突發(fā)類型的信息可存儲(chǔ)在串行存在檢測(cè)芯片140中且可在處理器101與非易失性存儲(chǔ)器模塊100初始化時(shí)由處理器101檢測(cè)。處理器101可基于所檢測(cè)的突發(fā)類型與非易失性存儲(chǔ)器模塊100進(jìn)行通信。當(dāng)利用第12地址線a12發(fā)送非易失性擴(kuò)展區(qū)塊地址時(shí)，處理器101未能將突發(fā)截?cái)郻c發(fā)送至非易失性存儲(chǔ)器模塊100且非易失性存儲(chǔ)器模塊100未能接收到突發(fā)截?cái)郻c。在這種情形中，非易失性存儲(chǔ)器模塊100與處理器101可基于預(yù)先定義的或單獨(dú)確定的突發(fā)截?cái)啾舜送ㄐ?。舉例來(lái)說(shuō)，有關(guān)突發(fā)截?cái)嗟男畔⒖纱鎯?chǔ)在串行存在檢測(cè)芯片140中且可在處理器101與非易失性存儲(chǔ)器模塊100初始化時(shí)由處理器101檢測(cè)。處理器101可基于所檢測(cè)的突發(fā)截?cái)嗯c非易失性存儲(chǔ)器模塊100進(jìn)行通信。當(dāng)利用第10地址線a10發(fā)送非易失性擴(kuò)展區(qū)塊地址時(shí)，處理器101未能將自動(dòng)預(yù)充電ap發(fā)送至非易失性存儲(chǔ)器模塊100且非易失性存儲(chǔ)器模塊100未能接收到自動(dòng)預(yù)充電ap。在這種情形中，非易失性存儲(chǔ)器模塊100可基于預(yù)先定義的或單獨(dú)確定的信息來(lái)判斷是否執(zhí)行自動(dòng)預(yù)充電。繼續(xù)參照?qǐng)D3，當(dāng)接收命令cmd0至命令cmd2時(shí)，地址線a11、地址線a13及地址線a17是預(yù)留線rev。因此，預(yù)留線rev可用以發(fā)送非易失性擴(kuò)展區(qū)塊地址。當(dāng)在發(fā)送主動(dòng)命令act的第一定時(shí)接收與易失性存儲(chǔ)器121及非易失性存儲(chǔ)器123相關(guān)聯(lián)的行地址時(shí)，以及在接收命令cmd0至命令cmd2的第二定時(shí)發(fā)送與易失性存儲(chǔ)器121及非易失性存儲(chǔ)器123相關(guān)聯(lián)的列地址以及與非易失性存儲(chǔ)器123相關(guān)聯(lián)的非易失性擴(kuò)展區(qū)塊地址時(shí)，可經(jīng)由數(shù)據(jù)線dq傳達(dá)數(shù)據(jù)。圖4是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊的運(yùn)行方法的流程圖。參照?qǐng)D2至圖4，在操作s110中，當(dāng)接收主動(dòng)命令act時(shí)，模塊控制器110可將經(jīng)由第一線接收的第一位用作行地址。舉例來(lái)說(shuō)，所述第一線可為地址線a0至地址線a17。在操作s120中，當(dāng)接收命令cmd0至命令cmd2時(shí)，模塊控制器110可將經(jīng)由第二線接收的第二位用作列地址。舉例來(lái)說(shuō)，所述第二線可為地址線a4至地址線a9。在操作s130中，當(dāng)接收命令cmd0至命令cmd2時(shí)，模塊控制器110可將經(jīng)由第三線接收的第三位用作非易失性擴(kuò)展區(qū)塊地址。舉例來(lái)說(shuō)，所述第三線可包括地址線a0至地址線a3、地址線a10及地址線a12中的至少某些地址線。此外，所述第三線可包括地址線a11、地址線a13及地址線a17中的至少某些地址線。參照地址線闡述本發(fā)明概念的實(shí)施例。然而，用語(yǔ)“地址線”只是為將與本發(fā)明概念相關(guān)聯(lián)的線與其他線區(qū)分開(kāi)而設(shè)定的名稱。因此，本發(fā)明概念的實(shí)施例并不僅限于此。舉例來(lái)說(shuō)，如參照?qǐng)D3所闡述，盡管使用了用語(yǔ)“地址線”，但不是地址的命令cmd0至命令cmd2及可選信號(hào)bo0至bo2、突發(fā)截?cái)唷⑼话l(fā)類型及自動(dòng)預(yù)充電也可經(jīng)由“地址線”來(lái)傳達(dá)。圖5是說(shuō)明其中非易失性存儲(chǔ)器模塊在處理器的控制下寫(xiě)入數(shù)據(jù)的方法的流程圖。參照?qǐng)D1、圖2及圖5，在操作s210中，非易失性存儲(chǔ)器模塊100可從處理器101接收行地址、列地址、非易失性擴(kuò)展區(qū)塊地址及數(shù)據(jù)。所述行地址、所述列地址及所述非易失性擴(kuò)展區(qū)塊地址可被發(fā)送至模塊控制器110作為模塊命令/地址ca。所述數(shù)據(jù)可經(jīng)由數(shù)據(jù)線dq而設(shè)定至數(shù)據(jù)緩沖器130。模塊控制器110可產(chǎn)生易失性存儲(chǔ)器命令/地址ca_v且可將易失性存儲(chǔ)器命令/地址ca_v發(fā)送至易失性存儲(chǔ)器121及非易失性存儲(chǔ)器控制器122。模塊控制器110可產(chǎn)生非易失性存儲(chǔ)器命令/地址ca_n且可將非易失性存儲(chǔ)器命令/地址ca_n發(fā)送至非易失性存儲(chǔ)器控制器122。在操作s220中，模塊控制器110或非易失性存儲(chǔ)器控制器122可從易失性存儲(chǔ)器121讀取與行地址及列地址對(duì)應(yīng)的標(biāo)記。舉例來(lái)說(shuō)，模塊控制器110可將用于請(qǐng)求讀取操作的易失性存儲(chǔ)器命令/地址ca_v發(fā)送至易失性存儲(chǔ)器121。舉例來(lái)說(shuō)，易失性存儲(chǔ)器121可在標(biāo)記數(shù)據(jù)線tdq上加載標(biāo)記“tag”且可在存儲(chǔ)器數(shù)據(jù)線mdq上加載存儲(chǔ)器數(shù)據(jù)。模塊控制器110或非易失性存儲(chǔ)器控制器122可接收在標(biāo)記數(shù)據(jù)線tdq上加載的標(biāo)記“tag”及在存儲(chǔ)器數(shù)據(jù)線mdq上加載的存儲(chǔ)器數(shù)據(jù)。在操作s230中，模塊控制器110或非易失性存儲(chǔ)器控制器122可判斷是否產(chǎn)生命中或未命中。舉例來(lái)說(shuō)，當(dāng)從處理器101接收的非易失性擴(kuò)展區(qū)塊地址與從易失性存儲(chǔ)器121讀取的標(biāo)記相同時(shí)，可確定為命中。如果確定為命中，則省略操作s240及操作s250，且執(zhí)行操作s260。在操作s230中，當(dāng)從處理器101接收的非易失性擴(kuò)展區(qū)塊地址與從易失性存儲(chǔ)器121讀取的標(biāo)記不同時(shí)，可確定為未命中。如果確定為未命中，則執(zhí)行操作s240。在操作s240中，模塊控制器110或非易失性存儲(chǔ)器控制器122判斷是否在易失性存儲(chǔ)器121的與行地址及列地址對(duì)應(yīng)的存儲(chǔ)空間中寫(xiě)入有臟標(biāo)志。如果未在所述存儲(chǔ)空間中寫(xiě)入所述臟標(biāo)志，則省略操作s250，且執(zhí)行操作s260。如果在操作s240中確定在所述存儲(chǔ)空間中寫(xiě)入有所述臟標(biāo)志，則模塊控制器110或非易失性存儲(chǔ)器控制器122可執(zhí)行操作s250。在操作s250中，模塊控制器110或非易失性存儲(chǔ)器控制器122可基于所述行地址、所述列地址及所述非易失性擴(kuò)展區(qū)塊地址在非易失性存儲(chǔ)器123中寫(xiě)入從易失性存儲(chǔ)器121讀取的數(shù)據(jù)。舉例來(lái)說(shuō)，模塊控制器110可向非易失性存儲(chǔ)器控制器122提供非易失性存儲(chǔ)器命令/地址ca_n以請(qǐng)求寫(xiě)入被加載在存儲(chǔ)器數(shù)據(jù)線mdq上的數(shù)據(jù)。之后，執(zhí)行操作s260。在操作s260中，模塊控制器110或非易失性存儲(chǔ)器控制器122可基于行地址及列地址在易失性存儲(chǔ)器121中寫(xiě)入數(shù)據(jù)。模塊控制器110可控制數(shù)據(jù)緩沖器130在存儲(chǔ)器數(shù)據(jù)線mdq上加載經(jīng)由數(shù)據(jù)線dq接收的數(shù)據(jù)。模塊控制器110可將用于請(qǐng)求寫(xiě)入操作的易失性存儲(chǔ)器命令/地址ca_v發(fā)送至易失性存儲(chǔ)器121。在操作s270中，模塊控制器110或非易失性存儲(chǔ)器控制器122可在易失性存儲(chǔ)器121的與所述行地址及所述列地址對(duì)應(yīng)的存儲(chǔ)空間中寫(xiě)入臟標(biāo)志?？山?jīng)由標(biāo)記數(shù)據(jù)線tdq將所述臟標(biāo)志與標(biāo)記“tag”一起寫(xiě)入易失性存儲(chǔ)器121中或經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq將所述臟標(biāo)志與數(shù)據(jù)一起寫(xiě)入易失性存儲(chǔ)器121中。舉例來(lái)說(shuō)，模塊控制器110或非易失性存儲(chǔ)器控制器122可在標(biāo)記數(shù)據(jù)線tdq或存儲(chǔ)器數(shù)據(jù)線mdq上加載將要被寫(xiě)入為臟標(biāo)志的信息。模塊控制器110可向易失性存儲(chǔ)器121提供易失性存儲(chǔ)器命令/地址ca_v以請(qǐng)求寫(xiě)入被加載在標(biāo)記數(shù)據(jù)線tdq或存儲(chǔ)器數(shù)據(jù)線mdq上的數(shù)據(jù)。舉例來(lái)說(shuō)，可將所述臟標(biāo)志與所述數(shù)據(jù)一起寫(xiě)入。舉例來(lái)說(shuō)，可同時(shí)執(zhí)行操作s240與操作s250。在操作s280中，模塊控制器110或非易失性存儲(chǔ)器控制器122可在與行地址及列地址對(duì)應(yīng)的易失性存儲(chǔ)器121中將非易失性擴(kuò)展區(qū)塊地址寫(xiě)入為標(biāo)記“tag”。舉例來(lái)說(shuō)，模塊控制器110或非易失性存儲(chǔ)器控制器122可在標(biāo)記數(shù)據(jù)線tdq上加載非易失性擴(kuò)展區(qū)塊地址。模塊控制器110可向易失性存儲(chǔ)器121提供易失性存儲(chǔ)器命令/地址ca_v以請(qǐng)求寫(xiě)入被加載在標(biāo)記數(shù)據(jù)線tdq上的數(shù)據(jù)。舉例來(lái)說(shuō)，可將標(biāo)記“tag”與臟標(biāo)志或數(shù)據(jù)一起寫(xiě)入。舉例來(lái)說(shuō)，可同時(shí)執(zhí)行操作s280與操作s240及操作s250。圖6是說(shuō)明其中非易失性存儲(chǔ)器模塊在處理器的控制下讀取數(shù)據(jù)的方法的流程圖。參照?qǐng)D1、圖2及圖6，在操作s310中，非易失性存儲(chǔ)器模塊100可從處理器101接收行地址、列地址、非易失性擴(kuò)展區(qū)塊地址及數(shù)據(jù)。所述行地址、所述列地址及所述非易失性擴(kuò)展區(qū)塊地址可被發(fā)送至模塊控制器110作為模塊命令/地址ca。模塊控制器110可產(chǎn)生易失性存儲(chǔ)器命令/地址ca_v且可將所述易失性存儲(chǔ)器命令/地址ca_v發(fā)送至易失性存儲(chǔ)器121及非易失性存儲(chǔ)器控制器122。模塊控制器110可產(chǎn)生非易失性存儲(chǔ)器命令/地址ca_n且可將所述非易失性存儲(chǔ)器命令/地址ca_n發(fā)送至非易失性存儲(chǔ)器控制器122。在操作s320中，模塊控制器110或非易失性存儲(chǔ)器控制器122可從易失性存儲(chǔ)器121讀取與所述行地址及所述列地址對(duì)應(yīng)的標(biāo)記。舉例來(lái)說(shuō)，模塊控制器110可將用于請(qǐng)求讀取操作的易失性存儲(chǔ)器命令/地址ca_v發(fā)送至易失性存儲(chǔ)器121。舉例來(lái)說(shuō)，易失性存儲(chǔ)器121可在標(biāo)記數(shù)據(jù)線tdq上加載標(biāo)記“tag”且可在存儲(chǔ)器數(shù)據(jù)線mdq上加載存儲(chǔ)器數(shù)據(jù)。模塊控制器110或非易失性存儲(chǔ)器控制器122可接收被加載在標(biāo)記數(shù)據(jù)線tdq上的標(biāo)記“tag”及被加載在存儲(chǔ)器數(shù)據(jù)線mdq上的存儲(chǔ)器數(shù)據(jù)。在操作s330中，模塊控制器110或非易失性存儲(chǔ)器控制器122可判斷是否產(chǎn)生命中或未命中。舉例來(lái)說(shuō)，當(dāng)從處理器101接收的非易失性擴(kuò)展區(qū)塊地址與從易失性存儲(chǔ)器121讀取的標(biāo)記相同時(shí)，可確定為命中。如果確定為命中，則省略操作s340及操作s380，且執(zhí)行操作s390。在操作s330中，當(dāng)從處理器101接收的非易失性擴(kuò)展區(qū)塊地址與從易失性存儲(chǔ)器121讀取的標(biāo)記不同時(shí)，可確定為未命中。如果確定為未命中，則執(zhí)行操作s340。在操作s340中，模塊控制器110或非易失性存儲(chǔ)器控制器122判斷是否在易失性存儲(chǔ)器121的與所述行地址及所述列地址對(duì)應(yīng)的存儲(chǔ)空間中寫(xiě)入有臟標(biāo)志。如果未在所述存儲(chǔ)空間中寫(xiě)入有所述臟標(biāo)志，則省略操作s350，且執(zhí)行操作s360。如果在操作s340中確定在所述存儲(chǔ)空間中寫(xiě)入所述臟標(biāo)志，則模塊控制器110或非易失性存儲(chǔ)器控制器122可執(zhí)行操作s350。在操作s350中，模塊控制器110或非易失性存儲(chǔ)器控制器122可基于所述行地址、所述列地址及所述非易失性擴(kuò)展區(qū)塊地址在非易失性存儲(chǔ)器123中寫(xiě)入從易失性存儲(chǔ)器121讀取的數(shù)據(jù)。舉例來(lái)說(shuō)，模塊控制器110可向非易失性存儲(chǔ)器控制器122提供非易失性存儲(chǔ)器命令/地址ca_n以請(qǐng)求寫(xiě)入被加載在存儲(chǔ)器數(shù)據(jù)線mdq上的數(shù)據(jù)。之后，執(zhí)行操作s360。在操作s360中，模塊控制器110或非易失性存儲(chǔ)器控制器122可基于所述行地址、所述列地址及所述非易失性擴(kuò)展區(qū)塊地址從非易失性存儲(chǔ)器123讀取數(shù)據(jù)。舉例來(lái)說(shuō)，模塊控制器110可向非易失性存儲(chǔ)器控制器122提供非易失性存儲(chǔ)器命令/地址ca_n以讀取數(shù)據(jù)并在存儲(chǔ)器數(shù)據(jù)線mdq上加載所讀取的數(shù)據(jù)。在操作s370中，模塊控制器110或非易失性存儲(chǔ)器控制器122可基于所述行地址及所述列地址在易失性存儲(chǔ)器121中寫(xiě)入數(shù)據(jù)。舉例來(lái)說(shuō)，模塊控制器110可向易失性存儲(chǔ)器121提供易失性存儲(chǔ)器命令/地址ca_v以寫(xiě)入被加載在存儲(chǔ)器數(shù)據(jù)線mdq上的數(shù)據(jù)。在操作s380中，模塊控制器110或非易失性存儲(chǔ)器控制器122可在與所述行地址及所述列地址對(duì)應(yīng)的易失性存儲(chǔ)器121中將非易失性擴(kuò)展區(qū)塊地址寫(xiě)入為標(biāo)記“tag”。舉例來(lái)說(shuō)，模塊控制器110或非易失性存儲(chǔ)器控制器122可在標(biāo)記數(shù)據(jù)線tdq上加載非易失性擴(kuò)展區(qū)塊地址。模塊控制器110可向易失性存儲(chǔ)器121提供易失性存儲(chǔ)器命令/地址ca_v以請(qǐng)求寫(xiě)入被加載在標(biāo)記數(shù)據(jù)線tdq上的數(shù)據(jù)。舉例來(lái)說(shuō)，可將標(biāo)記“tag”與數(shù)據(jù)一起寫(xiě)入。舉例來(lái)說(shuō)，可同時(shí)執(zhí)行操作s380與操作s370。在步驟s390中，非易失性存儲(chǔ)器模塊a200可輸出所述數(shù)據(jù)。舉例來(lái)說(shuō)，模塊控制器110可控制數(shù)據(jù)緩沖器130以輸出被加載在存儲(chǔ)器數(shù)據(jù)線mdq上的數(shù)據(jù)。表1及表2說(shuō)明其中根據(jù)本發(fā)明概念的應(yīng)用發(fā)送擴(kuò)展地址(或非易失性擴(kuò)展區(qū)塊地址)的實(shí)例。在表1及表2中示出將要發(fā)送至非易失性存儲(chǔ)器模塊100的各種命令及根據(jù)所述命令的模塊命令/地址ca。表1表2參照?qǐng)D2、表1及表2，可經(jīng)由時(shí)鐘使能信號(hào)線cke、芯片選擇使能信號(hào)線cs_n、主動(dòng)命令輸入線act_n、命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14、庫(kù)群組輸入線bg0及庫(kù)群組輸入線bg1、庫(kù)地址輸入線ba0及庫(kù)地址輸入線ba1、芯片識(shí)別符線c0至芯片識(shí)別符線c2、突發(fā)截?cái)嘈盘?hào)線bc_n/a12、地址線a11、地址線a13及地址線a17、自動(dòng)預(yù)充電信號(hào)線a10/ap及地址線a0至a9發(fā)送模塊命令/地址ca。時(shí)鐘使能信號(hào)線cke可在非易失性存儲(chǔ)器模塊100或易失性存儲(chǔ)器121中發(fā)送用于控制輸入緩沖器及輸出驅(qū)動(dòng)器的激活及去激活的內(nèi)部時(shí)鐘及時(shí)鐘使能信號(hào)。可利用時(shí)鐘使能信號(hào)線cke的前一循環(huán)及當(dāng)前循環(huán)的電平來(lái)確定包含在模塊命令/地址ca中的一種命令。經(jīng)由芯片選擇信號(hào)線cs_n發(fā)送的芯片選擇信號(hào)可指示在非易失性存儲(chǔ)器模塊100或易失性存儲(chǔ)器121中模塊命令/地址ca是有效的還是無(wú)效的。主動(dòng)命令輸入線act_n可傳輸主動(dòng)命令act，且主動(dòng)命令act可被辨認(rèn)為主動(dòng)命令。命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14中的每一者用于多重目的。當(dāng)主動(dòng)命令act被激活時(shí)，命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14可傳輸與地址線a14至地址線a16對(duì)應(yīng)的行地址ra。當(dāng)主動(dòng)命令act被去激活時(shí)，命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14中的每一者可傳輸命令。庫(kù)群組輸入線bg0及庫(kù)群組輸入線bg1可傳輸指示將要被激活的庫(kù)群組的庫(kù)群組信號(hào)bg。庫(kù)群組輸入線bg0及庫(kù)群組輸入線bg1可傳輸指示將要被激活的庫(kù)地址的庫(kù)地址ba。芯片識(shí)別符線c0至芯片識(shí)別符線c2可傳輸用于在具有基于貫穿硅通路(throughsiliconvia，tsv)加以堆疊的多個(gè)切片的三維結(jié)構(gòu)中選擇每一切片的識(shí)別符。突發(fā)截?cái)嘈盘?hào)線bc_n/a12用于多重目的。當(dāng)主動(dòng)命令act被激活時(shí)，突發(fā)截?cái)嘈盘?hào)線bc_n/a12可傳輸與地址線a12對(duì)應(yīng)的行地址ra。當(dāng)主動(dòng)命令act被去激活且包含在模塊命令/地址中的命令指示讀取操作時(shí)，突發(fā)截?cái)嘈盘?hào)線bc_n/a12可傳輸指示是否執(zhí)行突發(fā)截?cái)嗟耐话l(fā)截?cái)嘈盘?hào)bc。地址線a11、地址線a13及地址線a17用于多重目的。當(dāng)主動(dòng)命令act被激活時(shí)，地址線a11、地址線a13及地址線a17中的每一者可傳輸行地址ra。當(dāng)主動(dòng)命令act被去激活時(shí)，地址線a11、地址線a13及地址線a17中的每一者不可傳輸有效信號(hào)。舉例來(lái)說(shuō)，地址線a11、地址線a13及地址線a17可為預(yù)留線。自動(dòng)預(yù)充電信號(hào)線a10/ap用于多重目的。當(dāng)主動(dòng)命令act被激活時(shí)，自動(dòng)預(yù)充電信號(hào)線a10/ap可傳輸與地址線a10對(duì)應(yīng)的行地址ra。當(dāng)主動(dòng)命令act被去激活且經(jīng)由命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14傳輸?shù)男盘?hào)(例如，命令)具有預(yù)先定義的圖案(例如，預(yù)留圖案)時(shí)，自動(dòng)預(yù)充電信號(hào)線a10/ap可傳輸指示是否執(zhí)行自動(dòng)預(yù)充電的自動(dòng)預(yù)充電信號(hào)ap。此外，當(dāng)主動(dòng)命令act被去激活且經(jīng)由命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14傳輸?shù)男盘?hào)(例如，命令)具有預(yù)先定義的圖案(例如，預(yù)留圖案)時(shí)，自動(dòng)預(yù)充電信號(hào)線a10/ap可傳輸激活擴(kuò)展命令ext。地址線a0至地址線a9用于多重目的。當(dāng)主動(dòng)命令act被激活時(shí)，地址線a0至地址線a9中的每一者可傳輸行地址ra。當(dāng)主動(dòng)命令act被去激活且命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14不具有預(yù)留圖案時(shí)，命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14中的每一者可傳輸列地址ca。當(dāng)主動(dòng)命令act被去激活且命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14具有預(yù)留圖案時(shí)，命令輸入線ras_n/a16、命令輸入線cas_n/a15及激活擴(kuò)展命令ext以及地址線a0至地址線a9中的每一者可傳輸擴(kuò)展地址ea。如表1及表2所示，可根據(jù)包含在模塊命令/地址ca中的時(shí)鐘使能信號(hào)線cke、芯片選擇使能信號(hào)線cs_n、主動(dòng)命令輸入線act_n、命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14、庫(kù)群組輸入線bg0及庫(kù)群組輸入線bg1、庫(kù)地址輸入線ba0及庫(kù)地址輸入線ba1、芯片識(shí)別符線c0至芯片識(shí)別符線c2、突發(fā)截?cái)嘈盘?hào)線bc_n/a12、地址線a11、地址線a13及地址線a17、自動(dòng)預(yù)充電信號(hào)線a10/ap及地址線a0至a9來(lái)分別辨認(rèn)包含在模塊命令/地址ca中的命令及地址。舉例來(lái)說(shuō)，包含在模塊命令/地址ca中的命令可包括：庫(kù)主動(dòng)命令act(或主動(dòng)命令)；庫(kù)激活擴(kuò)展命令ext(或主動(dòng)擴(kuò)展命令)；供未來(lái)使用的預(yù)留rfu；具有突發(fā)長(zhǎng)度為固定的“bl8”或突發(fā)截?cái)酁椤癰c4”的讀取(讀取(固定bl8或bc4))；具有突發(fā)長(zhǎng)度為固定的“bl8”或突發(fā)截?cái)酁椤癰c4”且伴隨有自動(dòng)預(yù)充電的讀取(具有自動(dòng)預(yù)充電的讀取(固定bl8或bc4))；具有突發(fā)長(zhǎng)度為“bl8”作為默認(rèn)值且在運(yùn)行中進(jìn)行調(diào)整的讀取(讀取(bl8，在運(yùn)行中))；具有突發(fā)長(zhǎng)度為“bl8”作為默認(rèn)值、在運(yùn)行中進(jìn)行調(diào)整、且伴隨有自動(dòng)預(yù)充電的讀取(具有自動(dòng)預(yù)充電的讀取(bl8，在運(yùn)行中))；具有突發(fā)截?cái)酁椤癰c4”作為默認(rèn)值且在運(yùn)行中進(jìn)行調(diào)整的讀取(讀取(bl4，在運(yùn)行中))；以及具有突發(fā)截?cái)酁椤癰c4”作為默認(rèn)值、在運(yùn)行中進(jìn)行調(diào)整、且伴隨有自動(dòng)預(yù)充電的讀取(具有自動(dòng)預(yù)充電的讀取(bl4，在運(yùn)行中))。舉例來(lái)說(shuō)，包含在模塊命令/地址ca中的命令可包括：具有突發(fā)長(zhǎng)度為固定的“bl8”或突發(fā)截?cái)酁椤癰c4”的寫(xiě)入(寫(xiě)入(固定bl8或bc4))；具有突發(fā)長(zhǎng)度為固定的“bl8”或突發(fā)截?cái)酁椤癰c4”且伴隨有自動(dòng)預(yù)充電的寫(xiě)入(具有自動(dòng)預(yù)充電的寫(xiě)入(固定bl8或bc4))；具有突發(fā)長(zhǎng)度為“bl8”作為默認(rèn)值且在運(yùn)行中進(jìn)行調(diào)整的寫(xiě)入(寫(xiě)入(bl8，在運(yùn)行中))；具有突發(fā)長(zhǎng)度為“bl8”作為默認(rèn)值、在運(yùn)行中進(jìn)行調(diào)整、且伴隨有自動(dòng)預(yù)充電的寫(xiě)入(具有自動(dòng)預(yù)充電的寫(xiě)入(bl8，在運(yùn)行中))；具有突發(fā)截?cái)酁椤癰c4”作為默認(rèn)值且在運(yùn)行中進(jìn)行調(diào)整的寫(xiě)入(寫(xiě)入(bl4，在運(yùn)行中))；以及具有突發(fā)截?cái)酁椤癰c4”作為默認(rèn)值、在運(yùn)行中進(jìn)行調(diào)整、且伴隨自動(dòng)預(yù)充電的寫(xiě)入(具有自動(dòng)預(yù)充電的寫(xiě)入(bl4，在運(yùn)行中))。包含在模塊命令/地址ca中的命令可進(jìn)一步包括模式寄存器設(shè)定、刷新、自刷新入口(self-refreshentry)、自刷新出口(self-refreshexit)、單個(gè)庫(kù)預(yù)充電、預(yù)充電所有庫(kù)、無(wú)操作、裝置未選定、關(guān)機(jī)入口、關(guān)機(jī)出口、zq校準(zhǔn)長(zhǎng)及zq校準(zhǔn)短。在表1及表2中，“h”指示高電平，且“l(fā)”指示低電平。“v”指示被定義為“h”與“l(fā)”中的一者的特定電平。“x”指示定義的或未定義的(例如，浮動(dòng)的)或不相關(guān)的電平?！皉a”指示發(fā)送行地址ra。“ca”指示發(fā)送列地址ca?！皉fu”指示供未來(lái)使用的預(yù)留。此處，用語(yǔ)“預(yù)留”是基于目前狀態(tài)而使用，且在提出本申請(qǐng)之后被定義并用于另一用途?！癰g”指示發(fā)送庫(kù)群組信號(hào)bg?！癰a”指示發(fā)送庫(kù)地址ba。“ea”指示發(fā)送擴(kuò)展地址ea?！皁pcode”指示發(fā)送操作碼。在表1及表2中，定義庫(kù)激活擴(kuò)展命令ext。當(dāng)時(shí)鐘使能信號(hào)線cke的信號(hào)在前面循環(huán)及當(dāng)前循環(huán)中處于高電平“h”，芯片使能信號(hào)線cs_n的信號(hào)處于低電平“l(fā)”，主動(dòng)命令輸入線act_n的信號(hào)處于高電平“h”，命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14的信號(hào)分別處于低電平“l(fā)”、高電平“h”及高電平“h”，且自動(dòng)預(yù)充電信號(hào)線a10/ap的信號(hào)處于高電平“h”時(shí)，庫(kù)激活擴(kuò)展命令ext可得到辨認(rèn)。可經(jīng)由地址線a0至地址線a9將擴(kuò)展地址ea與庫(kù)激活擴(kuò)展命令ext一起發(fā)送。在實(shí)施例中，庫(kù)激活擴(kuò)展命令ext可與庫(kù)主動(dòng)命令act一起構(gòu)成擴(kuò)展主動(dòng)命令acte。在實(shí)施例中，可連續(xù)地發(fā)送庫(kù)主動(dòng)命令act及庫(kù)激活擴(kuò)展命令ext，且不可在庫(kù)主動(dòng)命令act及庫(kù)激活擴(kuò)展命令ext之間發(fā)送另一命令。也就是說(shuō)，發(fā)送包括庫(kù)主動(dòng)命令act及庫(kù)激活擴(kuò)展命令ext的擴(kuò)展主動(dòng)命令acte，且將行地址ra及擴(kuò)展地址ea發(fā)送至非易失性存儲(chǔ)器模塊100。在參照表1及表2闡述的實(shí)施例中，當(dāng)命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14形成預(yù)留圖案(舉例來(lái)說(shuō)，低電平“l(fā)”、高電平“h”及高電平“h”)且自動(dòng)預(yù)充電信號(hào)線a10/ap的信號(hào)處于高電平“h”時(shí)，庫(kù)激活擴(kuò)展命令ext得到辨認(rèn)。然而，當(dāng)自動(dòng)預(yù)充電信號(hào)線a10/ap的信號(hào)處于低電平“l(fā)”時(shí)，庫(kù)激活擴(kuò)展命令ext可得到辨認(rèn)。在這種情形中，其中自動(dòng)預(yù)充電信號(hào)線a10/ap的信號(hào)處于高電平“h”的命令可為用于供未來(lái)使用的預(yù)留命令rfu。在另一實(shí)施例中，當(dāng)命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14形成預(yù)留圖案(舉例來(lái)說(shuō)，低電平“l(fā)”、高電平“h”及高電平“h”)時(shí)，不管自動(dòng)預(yù)充電信號(hào)線a10/ap的信號(hào)如何，庫(kù)激活擴(kuò)展命令ext均得到辨認(rèn)。圖7是說(shuō)明其中將命令及地址發(fā)送至基于雙列直插存儲(chǔ)器模塊或非易失性雙列直插存儲(chǔ)器模塊的非易失性存儲(chǔ)器模塊的過(guò)程的應(yīng)用的時(shí)序圖。在圖7中，第一圖表g1示出經(jīng)由信號(hào)線傳輸?shù)男盘?hào)。第二圖表g2示出通過(guò)利用經(jīng)由信號(hào)線傳輸?shù)男盘?hào)而簡(jiǎn)要地表示的命令cmd、地址addr及數(shù)據(jù)dq。參照表1、表2、圖2及圖7，在t1處，將主動(dòng)命令act作為命令cmd經(jīng)由主動(dòng)命令輸入線act_n來(lái)傳輸。此外，行地址ra作為地址addr經(jīng)由命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14、突發(fā)截?cái)嘈盘?hào)線bc_n/a12、地址線a11、地址線a13及地址線a17、自動(dòng)預(yù)充電信號(hào)線a10/ap及地址線a0至地址線a9來(lái)傳輸。庫(kù)群組信號(hào)bg、庫(kù)地址ba及芯片識(shí)別符cid分別經(jīng)由庫(kù)群組輸入線bg0及庫(kù)群組輸入線bg1、庫(kù)地址輸入線ba0及庫(kù)地址輸入線ba1及芯片識(shí)別符線c0至芯片識(shí)別符線c2來(lái)傳輸。在t2處，將庫(kù)激活擴(kuò)展命令ext作為命令cmd經(jīng)由命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14以及自動(dòng)預(yù)充電信號(hào)線a10/ap來(lái)傳輸。擴(kuò)展地址ea作為地址addr經(jīng)由地址線a0至地址線a9來(lái)傳輸。主動(dòng)命令act及庫(kù)激活擴(kuò)展命令ext可連續(xù)地傳輸。主動(dòng)命令act與行命令ra一起傳輸，且?guī)旒せ顢U(kuò)展命令ext與擴(kuò)展地址ea一起傳輸。主動(dòng)命令act及庫(kù)激活擴(kuò)展命令ext可構(gòu)成擴(kuò)展主動(dòng)命令acte。在非易失性存儲(chǔ)器模塊100或易失性存儲(chǔ)器121響應(yīng)于擴(kuò)展主動(dòng)命令acte而完全激活存取目標(biāo)(即，存儲(chǔ)空間)之后，在t3處，將命令cmd經(jīng)由命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14來(lái)傳輸。命令cmd可指示參照表1及表2闡述的命令中除主動(dòng)命令act及庫(kù)激活擴(kuò)展命令ext之外的其余命令中的一者。列地址ca作為地址addr經(jīng)由地址線a0至地址線a9來(lái)傳輸。庫(kù)群組信號(hào)bg及庫(kù)地址ba分別經(jīng)由庫(kù)群組輸入線bg0及庫(kù)群組輸入線bg1以及庫(kù)地址輸入線ba0及庫(kù)地址輸入線ba1來(lái)傳輸。信號(hào)可作為選項(xiàng)opt經(jīng)由突發(fā)截?cái)嘈盘?hào)線bc_n/a12及自動(dòng)預(yù)充電信號(hào)線a10/ap來(lái)傳輸。在t4處，可響應(yīng)于在t3處傳輸?shù)拿頲md來(lái)交換數(shù)據(jù)。如上所述，根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊100可用以基于命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14的信號(hào)或命令輸入線ras_n/a16、命令輸入線cas_n/a15、命令輸入線we_n/a14及附加線(舉例來(lái)說(shuō)，自動(dòng)預(yù)充電信號(hào)線a10/ap)的信號(hào)來(lái)識(shí)別激活擴(kuò)展命令ext。非易失性存儲(chǔ)器模塊100可基于激活擴(kuò)展命令ext辨認(rèn)擴(kuò)展地址ea。與主動(dòng)命令act一起接收的行地址ra以及與命令cmd一起接收的列地址ca可共同應(yīng)用至易失性存儲(chǔ)器121及非易失性存儲(chǔ)器123，且與激活擴(kuò)展命令ext一起接收的擴(kuò)展地址不可應(yīng)用至易失性存儲(chǔ)器121且可應(yīng)用至非易失性存儲(chǔ)器123。在實(shí)施例中，如參照?qǐng)D5及圖6所闡述，擴(kuò)展地址ea可被用作標(biāo)記。在實(shí)施例中，可將非易失性存儲(chǔ)器模塊100是否支持激活擴(kuò)展命令ext存儲(chǔ)在串行存在檢測(cè)芯片140中。處理器101(參照?qǐng)D1)可基于從串行存在檢測(cè)芯片140讀取的信息來(lái)判斷非易失性存儲(chǔ)器模塊100是否支持激活擴(kuò)展命令ext。如果非易失性存儲(chǔ)器模塊100支持激活擴(kuò)展命令ext，如參照表1、表2及圖7所闡述，處理器101可將擴(kuò)展主動(dòng)命令acte發(fā)送至非易失性存儲(chǔ)器模塊100。如果非易失性存儲(chǔ)器模塊100不支持激活擴(kuò)展命令ext，如參照?qǐng)D3及圖4所闡述，處理器101可將非易失性擴(kuò)展區(qū)塊地址與主動(dòng)命令act一起發(fā)送。在其中處理器101發(fā)送擴(kuò)展主動(dòng)命令acte的情形中，非易失性存儲(chǔ)器模塊100或模塊控制器110可從包含在擴(kuò)展主動(dòng)命令acte中的主動(dòng)命令act獲得行地址ra且可從包含在擴(kuò)展主動(dòng)命令acte中的激活擴(kuò)展命令ext獲得擴(kuò)展地址ea。圖8是說(shuō)明其中非易失性存儲(chǔ)器模塊100從擴(kuò)展主動(dòng)命令acte獲得行地址ra、擴(kuò)展地址ea及列地址ca的方法的流程圖。參照表1、表2、圖2、圖7及圖8，在操作s410中，非易失性存儲(chǔ)器模塊100將在接收主動(dòng)命令act時(shí)經(jīng)由第一線接收的第一位用作行地址ra。舉例來(lái)說(shuō)，可經(jīng)由主動(dòng)命令輸入線act_n來(lái)接收主動(dòng)命令act。舉例來(lái)說(shuō)，第一線可包括命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14、突發(fā)截?cái)嘈盘?hào)線bc_na12、地址線a11、地址線a13及地址線a17、自動(dòng)預(yù)充電信號(hào)線a10/ap及地址線a0至地址線a9。在操作s420中，非易失性存儲(chǔ)器模塊100將在接收激活擴(kuò)展命令ext時(shí)經(jīng)由第二線接收的第二位用作擴(kuò)展地址ea。舉例來(lái)說(shuō)，可經(jīng)由命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14或經(jīng)由命令輸入線ras_n/a16、命令輸入線cas_n/a15、命令輸入線we_n/a14及附加線(舉例來(lái)說(shuō)，自動(dòng)預(yù)充電信號(hào)線a10/ap)來(lái)接收激活擴(kuò)展命令ext。第二線可為地址線a0至地址線a9。在操作s410及操作s420中，與擴(kuò)展主動(dòng)命令acte一起接收行地址ra及擴(kuò)展地址ea。在操作s430中，非易失性存儲(chǔ)器模塊100將在接收命令cmd時(shí)經(jīng)由第三線接收的第三位用作列地址ca?？山?jīng)由命令輸入線ras_n/a16、命令輸入線cas_n/a15及命令輸入線we_n/a14接收命令cmd。第三線可為地址線a0至地址線a9。圖9是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。參照?qǐng)D1及圖9，非易失性存儲(chǔ)器模塊200包括模塊控制器210(或隨機(jī)存取存儲(chǔ)器控制裝置)、異質(zhì)存儲(chǔ)器裝置220、數(shù)據(jù)緩沖器(db)230及串行存在檢測(cè)芯片240。模塊控制器210可以與模塊控制器110相似的方式運(yùn)行。異質(zhì)存儲(chǔ)器裝置220可包括易失性存儲(chǔ)器221、非易失性存儲(chǔ)器控制器222及非易失性存儲(chǔ)器223。易失性存儲(chǔ)器221可響應(yīng)于來(lái)自模塊控制器210的易失性存儲(chǔ)器命令/地址ca_v來(lái)運(yùn)行。易失性存儲(chǔ)器221可響應(yīng)于易失性存儲(chǔ)器命令/地址ca_v分別經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq及標(biāo)記數(shù)據(jù)線tdq來(lái)輸出數(shù)據(jù)及標(biāo)記“tag”。易失性存儲(chǔ)器221可基于易失性存儲(chǔ)器命令/地址ca_v來(lái)寫(xiě)入分別經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq及標(biāo)記數(shù)據(jù)線tdq接收的數(shù)據(jù)及標(biāo)記。非易失性存儲(chǔ)器控制器222可響應(yīng)于來(lái)自模塊控制器210的非易失性存儲(chǔ)器命令/地址ca_n來(lái)運(yùn)行。舉例來(lái)說(shuō)，基于來(lái)自模塊控制器210的非易失性存儲(chǔ)器命令/地址ca_n，非易失性存儲(chǔ)器控制器222可在非易失性存儲(chǔ)器223中對(duì)經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq接收的數(shù)據(jù)進(jìn)行編程或可經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq輸出在非易失性存儲(chǔ)器223中經(jīng)過(guò)編程的數(shù)據(jù)。非易失性存儲(chǔ)器控制器222可以與非易失性存儲(chǔ)器控制器122相似的方式運(yùn)行。在實(shí)施例中，易失性存儲(chǔ)器221與非易失性存儲(chǔ)器控制器222可共享同一存儲(chǔ)器數(shù)據(jù)線mdq。在實(shí)施例中，易失性存儲(chǔ)器221與模塊控制器210可共享標(biāo)記數(shù)據(jù)線tdq。作為另外一種選擇，易失性存儲(chǔ)器221、非易失性存儲(chǔ)器控制器222及模塊控制器210可共享標(biāo)記數(shù)據(jù)線tdq。非易失性存儲(chǔ)器控制器222可經(jīng)由標(biāo)記數(shù)據(jù)線tdq輸出標(biāo)記“tag”。數(shù)據(jù)緩沖器230可以相似于與存儲(chǔ)器數(shù)據(jù)線mdq及數(shù)據(jù)線dq相關(guān)聯(lián)的數(shù)據(jù)緩沖器130的方式進(jìn)行運(yùn)行或配置。串行存在檢測(cè)芯片240可以與串行存在檢測(cè)芯片140相似的方式進(jìn)行運(yùn)行或配置。在實(shí)施例中，高速緩存管理器215可對(duì)高速緩存未命中地址指派交易標(biāo)識(shí)tid并管理所述交易標(biāo)識(shí)tid。第一，高速緩存未命中可在與第一地址add_1相關(guān)聯(lián)的讀取操作期間產(chǎn)生。在這種情形中，高速緩存管理器215可對(duì)高速緩存未命中第一地址add_1指派第一交易標(biāo)識(shí)tid1。第二，高速緩存命中可在與第二地址add_2相關(guān)聯(lián)的讀取操作期間產(chǎn)生。在這種情形中，高速緩存管理器215不可執(zhí)行單獨(dú)操作。第三，高速緩存未命中可在與第三地址add_3相關(guān)聯(lián)的讀取操作期間產(chǎn)生。在這種情形中，高速緩存管理器215可對(duì)高速緩存未命中第三地址add_3指派第二交易標(biāo)識(shí)tid2。同樣地，高速緩存命中可在與第四地址add_4及第五地址add_5相關(guān)聯(lián)的讀取操作中的每一者期間產(chǎn)生；當(dāng)高速緩存未命中在與第六地址add_6相關(guān)聯(lián)的讀取操作期間產(chǎn)生時(shí)，高速緩存管理器215可對(duì)第六地址add_6指派第三交易標(biāo)識(shí)tid3。第一交易標(biāo)識(shí)至第三交易標(biāo)識(shí)tid1、tid2、tid3中的每一者可被實(shí)作為單調(diào)增大。也就是說(shuō)，高速緩存管理器215可管理高速緩存未命中地址，以使每當(dāng)產(chǎn)生高速緩存未命中時(shí)，分別對(duì)高速緩存未命中地址指派交易標(biāo)識(shí)tid。在這種情形中，交易標(biāo)識(shí)可單調(diào)增大?？蓪⒔灰讟?biāo)識(shí)與指示是否產(chǎn)生高速緩存命中的有效性信息dq_info一起提供至處理器101。在實(shí)施例中，標(biāo)記“tag”可包括地址的一部分，其與存儲(chǔ)在易失性存儲(chǔ)器221中的數(shù)據(jù)對(duì)應(yīng)。在實(shí)施例中，模塊控制器210可經(jīng)由標(biāo)記數(shù)據(jù)線tdq來(lái)與易失性存儲(chǔ)器221交換標(biāo)記“tag”。在實(shí)施例中，當(dāng)在易失性存儲(chǔ)器221中寫(xiě)入數(shù)據(jù)時(shí)，與所述數(shù)據(jù)對(duì)應(yīng)的標(biāo)記“tag”可在模塊控制器210控制下與數(shù)據(jù)一起寫(xiě)入易失性存儲(chǔ)器221中。詳細(xì)地說(shuō)，響應(yīng)于來(lái)自處理器101的讀取命令，可在固定延遲rl之后經(jīng)由數(shù)據(jù)線dq輸出讀取請(qǐng)求數(shù)據(jù)(read-requesteddata)。模塊控制器210可基于高速緩存核對(duì)操作的結(jié)果將經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)的有效性信息dq_info發(fā)送至處理器101。有效性信息dq_info可包括與經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)相關(guān)聯(lián)的有效性及交易標(biāo)識(shí)tid?？蓞⒄沼行孕畔q_info對(duì)處理器101提供能夠在延遲rl之后的時(shí)間點(diǎn)輸出的高速緩存未命中數(shù)據(jù)。也就是說(shuō)，處理器101可參照交易標(biāo)識(shí)tid再次請(qǐng)求高速緩存未命中數(shù)據(jù)。在實(shí)施例中，易失性存儲(chǔ)器221及非易失性存儲(chǔ)器223可具有n：1直接映射關(guān)系(n為自然數(shù))。也就是說(shuō)，易失性存儲(chǔ)器221可為非易失性存儲(chǔ)器223的直接映射高速緩存。舉例來(lái)說(shuō)，易失性存儲(chǔ)器221的第一易失性存儲(chǔ)區(qū)可與非易失性存儲(chǔ)器223的第一易失性存儲(chǔ)區(qū)至第n易失性存儲(chǔ)區(qū)對(duì)應(yīng)。在這種情形中，第一易失性存儲(chǔ)區(qū)的大小可與第一非易失性存儲(chǔ)區(qū)至第n非易失性存儲(chǔ)區(qū)中的每一者的大小相同。在實(shí)施例中，第一易失性存儲(chǔ)區(qū)可進(jìn)一步包括用于存儲(chǔ)附加信息(例如，標(biāo)記、錯(cuò)誤糾正碼、臟信息等)的區(qū)。盡管在圖9中未示出，非易失性存儲(chǔ)器模塊200可進(jìn)一步包括單獨(dú)存儲(chǔ)器(未示出)。所述單獨(dú)存儲(chǔ)器可存儲(chǔ)在非易失性存儲(chǔ)器控制器222中使用的信息(例如數(shù)據(jù)、程序及軟件)。舉例來(lái)說(shuō)，所述單獨(dú)存儲(chǔ)器可存儲(chǔ)由非易失性存儲(chǔ)器控制器222管理的信息(例如映射表及閃速轉(zhuǎn)譯層(ftl))。作為另外一種選擇，所述單獨(dú)存儲(chǔ)器可為臨時(shí)存儲(chǔ)從非易失性存儲(chǔ)器223讀取的數(shù)據(jù)或?qū)⒁鎯?chǔ)在非易失性存儲(chǔ)器223中的數(shù)據(jù)的緩沖存儲(chǔ)器。以下，為便于說(shuō)明起見(jiàn)，可將“_v”附加至與易失性存儲(chǔ)器221相關(guān)聯(lián)的要素(例如，數(shù)據(jù)、標(biāo)記、命令/地址等)。舉例來(lái)說(shuō)，從模塊控制器210輸出的用以控制易失性存儲(chǔ)器221的易失性存儲(chǔ)器命令/地址可由“ca_v”來(lái)表示，且在模塊控制器210的控制下從易失性存儲(chǔ)器221輸出的數(shù)據(jù)可由“dt_v”來(lái)表示。更詳細(xì)地說(shuō)，用于在易失性存儲(chǔ)器221中寫(xiě)入數(shù)據(jù)的易失性存儲(chǔ)器寫(xiě)入命令可由“wr_v”來(lái)表示，且用于從易失性存儲(chǔ)器221讀取數(shù)據(jù)的易失性讀取命令可由“rd_v”來(lái)表示。同樣地，“_n”可附接至與非易失性存儲(chǔ)器223相關(guān)聯(lián)的元件(例如，數(shù)據(jù)、標(biāo)記、命令/地址等)。舉例來(lái)說(shuō)，從模塊控制器210輸出的用以控制非易失性存儲(chǔ)器223的非易失性命令/地址可由“ca_n”來(lái)表示，且在模塊控制器210的控制下從非易失性存儲(chǔ)器223輸出的數(shù)據(jù)可由“dt_n”來(lái)表示。更詳細(xì)地說(shuō)，用于在非易失性存儲(chǔ)器223中寫(xiě)入數(shù)據(jù)的非易失性存儲(chǔ)器寫(xiě)入命令可由“wr_n”來(lái)表示，且用于從非易失性存儲(chǔ)器223讀取數(shù)據(jù)的非易失性存儲(chǔ)器讀取命令可由“rd_n”來(lái)表示。如上所述，根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊200可參照對(duì)讀取請(qǐng)求數(shù)據(jù)執(zhí)行高速緩存核對(duì)操作的結(jié)果來(lái)提供與在固定延遲rl處輸出的數(shù)據(jù)相關(guān)聯(lián)的有效性信息dq_info。圖10是說(shuō)明圖9所示的非易失性存儲(chǔ)器模塊200的讀取操作的流程圖。參照?qǐng)D1、圖9及圖10，非易失性存儲(chǔ)器模塊200響應(yīng)于來(lái)自處理器101的讀取請(qǐng)求來(lái)輸出數(shù)據(jù)及與所述數(shù)據(jù)相關(guān)聯(lián)的有效性信息dq_info。在操作s11中，處理器101可發(fā)送模塊讀取命令及地址(rd及add)。非易失性存儲(chǔ)器模塊200可響應(yīng)于所接收的模塊讀取命令及地址(rd及add)來(lái)對(duì)易失性存儲(chǔ)器221執(zhí)行讀取操作。舉例來(lái)說(shuō)，模塊讀取命令及地址(rd及add)可包括用于讀取存儲(chǔ)在非易失性存儲(chǔ)器模塊200中的數(shù)據(jù)的讀取命令及與所述讀取數(shù)據(jù)對(duì)應(yīng)的讀取地址。非易失性存儲(chǔ)器模塊200可讀取存儲(chǔ)在易失性存儲(chǔ)器221的區(qū)的與所述讀取地址對(duì)應(yīng)的部分中的數(shù)據(jù)及標(biāo)記。在操作s12中，非易失性存儲(chǔ)器模塊200可基于讀取結(jié)果來(lái)執(zhí)行用于判斷高速緩存命中或高速緩存未命中的高速緩存核對(duì)操作。如上所述，標(biāo)記“tag”包括與地址的一部分有關(guān)的信息。非易失性存儲(chǔ)器模塊200可通過(guò)將標(biāo)記“tag”與所接收的地址進(jìn)行比較來(lái)判斷是否發(fā)生高速緩存命中或高速緩存未命中。在操作s13中，過(guò)程根據(jù)高速緩存核對(duì)結(jié)果出現(xiàn)分支。如果所述地址的一部分與標(biāo)記“tag”相同，則非易失性存儲(chǔ)器模塊200可確定產(chǎn)生高速緩存命中。否則非易失性存儲(chǔ)器模塊200可確定產(chǎn)生高速緩存未命中。如果產(chǎn)生高速緩存命中，則在操作s14中，非易失性存儲(chǔ)器模塊200將從易失性存儲(chǔ)器221讀取的數(shù)據(jù)及有效性信息dq_info發(fā)送至處理器101。有效性信息dq_info包括關(guān)于輸出數(shù)據(jù)是否對(duì)應(yīng)于高速緩存命中或高速緩存未命中的信息。處理器101可判斷經(jīng)由有效性信息dq_info接收的數(shù)據(jù)dt_v是否為有效數(shù)據(jù)。也就是說(shuō)，非易失性存儲(chǔ)器模塊200可向處理器101提供關(guān)于高速緩存命中的信息作為有效性信息dq_info，以使處理器101可將讀取數(shù)據(jù)辨認(rèn)為有效數(shù)據(jù)。如果產(chǎn)生高速緩存未命中，則在操作s15中，非易失性存儲(chǔ)器模塊200將有效性信息dq_info發(fā)送至處理器101，其指示經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)是無(wú)效數(shù)據(jù)。也就是說(shuō)，非易失性存儲(chǔ)器模塊200可將指示高速緩存未命中的有效性信息dq_info輸出至處理器101。在這種情形中，非易失性存儲(chǔ)器模塊200可向處理器101提供數(shù)據(jù)的交易標(biāo)識(shí)tid，其與高速緩存未命中對(duì)應(yīng)，以作為附加有效性信息dq_info。處理器101可參照交易標(biāo)識(shí)tid來(lái)請(qǐng)求稍后高速緩存未命中的數(shù)據(jù)。在實(shí)施例中，可在自操作s11起經(jīng)過(guò)預(yù)先確定的延遲rl之后執(zhí)行操作s14。也就是說(shuō)，在經(jīng)過(guò)預(yù)先確定的延遲后，處理器101可將模塊讀取命令及地址(rd及add)發(fā)送至非易失性存儲(chǔ)器模塊200且可從非易失性存儲(chǔ)器模塊200接收讀取數(shù)據(jù)。在這種情形中，預(yù)先確定的延遲可為讀取延遲rl。讀取延遲rl可為根據(jù)非易失性存儲(chǔ)器模塊200的運(yùn)行特性而確定的時(shí)間或時(shí)鐘周期。關(guān)于讀取延遲rl的信息可存儲(chǔ)在串行存在檢測(cè)芯片240中且可作為裝置信息di提供至處理器101。處理器101可基于讀取延遲rl來(lái)控制非易失性存儲(chǔ)器模塊200。圖11是用于闡述圖9所示的易失性存儲(chǔ)器的高速緩存結(jié)構(gòu)的視圖。為便于說(shuō)明起見(jiàn)，省略了對(duì)于闡述易失性存儲(chǔ)器221的高速緩存結(jié)構(gòu)而言所不需要的元件。此外，假定將非易失性存儲(chǔ)器223的存儲(chǔ)區(qū)劃分成多個(gè)區(qū)nvm_0至區(qū)nvm_5。所述多個(gè)區(qū)nvm_0至區(qū)nvm_5可為在邏輯上劃分的區(qū)。非易失性存儲(chǔ)器223的存儲(chǔ)區(qū)可進(jìn)一步包括存儲(chǔ)空間以及第一區(qū)nvm_0至第六區(qū)nvm_5。參照?qǐng)D9及圖11，易失性存儲(chǔ)器221的存取速度可快于非易失性存儲(chǔ)器223的存取速度。也就是說(shuō)，數(shù)據(jù)的存儲(chǔ)在非易失性存儲(chǔ)器223中的一部分可存儲(chǔ)在易失性存儲(chǔ)器221中，以使根據(jù)模塊控制器210或處理器101的請(qǐng)求執(zhí)行的存取操作的速度可得到提高。舉例來(lái)說(shuō)，易失性存儲(chǔ)器221可被用作非易失性存儲(chǔ)器223的高速緩存存儲(chǔ)器。舉例來(lái)說(shuō)，易失性存儲(chǔ)器221可對(duì)存儲(chǔ)在非易失性存儲(chǔ)器223中的數(shù)據(jù)的一部分進(jìn)行存儲(chǔ)且可響應(yīng)于模塊控制器210或處理器101的請(qǐng)求來(lái)輸出所存儲(chǔ)數(shù)據(jù)。在實(shí)施例中，易失性存儲(chǔ)器221可與非易失性存儲(chǔ)器223具有直接映射關(guān)系。舉例來(lái)說(shuō)，易失性存儲(chǔ)器221可包括多條高速緩存線cl0至高速緩存線cl3。高速緩存線cl可指示存儲(chǔ)高速緩存數(shù)據(jù)及標(biāo)記“tag”、數(shù)據(jù)錯(cuò)誤糾正碼ecc_dt、標(biāo)記錯(cuò)誤糾正碼ecc_tag及臟信息drt的存儲(chǔ)空間。高速緩存線可指示模塊控制器210或處理器101的請(qǐng)求的最小存取單位。易失性存儲(chǔ)器221可具有與所述多個(gè)入口cl0至入口cl3對(duì)應(yīng)的存儲(chǔ)容量。標(biāo)記“tag”可為與存儲(chǔ)在同一入口中的數(shù)據(jù)dt_v對(duì)應(yīng)的地址的至少一部分。數(shù)據(jù)錯(cuò)誤糾正碼ecc_dt可為存儲(chǔ)在同一入口中的數(shù)據(jù)dt_v的錯(cuò)誤糾正碼。標(biāo)記錯(cuò)誤糾正碼ecc_tag可為存儲(chǔ)在同一入口中的標(biāo)記“tag”的錯(cuò)誤糾正碼。臟信息drt可指示關(guān)于存儲(chǔ)在同一入口中的數(shù)據(jù)dt_v的臟信息。非易失性存儲(chǔ)器223可包括所述多個(gè)區(qū)nvm_0至區(qū)nvm_5。所述多個(gè)區(qū)nvm_0至區(qū)nvm_5中的每一者可包括多條線line0至線line3。在實(shí)施例中，線line0至線line3中的每一者可指示與處理器101或模塊控制器210的請(qǐng)求的數(shù)據(jù)存取單位對(duì)應(yīng)的存儲(chǔ)空間。舉例來(lái)說(shuō)，存儲(chǔ)器區(qū)nvm_0可包括與高速緩存單元對(duì)應(yīng)的線line0至線line3。線line0至線line3可分別對(duì)應(yīng)于高速緩存線cl0至高速緩存線cl3。也就是說(shuō)，線line0可對(duì)應(yīng)于高速緩存線cl0，且線line1可對(duì)應(yīng)于高速緩存線cl1。存儲(chǔ)器區(qū)nvm_1可包括分別對(duì)應(yīng)于所述多條高速緩存線cl0至cl3的高速緩存線line0至高速緩存線line3。同樣地，存儲(chǔ)器區(qū)nvm_2至存儲(chǔ)器區(qū)nvm_5中的每一者可包括分別對(duì)應(yīng)于所述多條高速緩存線cl0至高速緩存線cl3的線line0至線line3。如上所述，易失性存儲(chǔ)器221可與非易失性存儲(chǔ)器223具有直接映射關(guān)系。易失性存儲(chǔ)器221的高速緩存線cl0可對(duì)應(yīng)于所述多個(gè)區(qū)nvm_0至區(qū)nvm_5的線line0中的每一者且可對(duì)存儲(chǔ)在所述多個(gè)區(qū)nvm_0至區(qū)nvm_5的線line0中的一者中的數(shù)據(jù)dt_v進(jìn)行存儲(chǔ)。換句話說(shuō)，存儲(chǔ)在高速緩存線cl0中的數(shù)據(jù)dt_v可對(duì)應(yīng)于所述多個(gè)區(qū)nvm_0至區(qū)nvm_5的線line0中的一者。高速緩存線line0可包括與所存儲(chǔ)數(shù)據(jù)dt_v相關(guān)聯(lián)的標(biāo)記“tag”。在實(shí)施例中，標(biāo)記“tag”可為指示存儲(chǔ)在高速緩存線cl0中的數(shù)據(jù)dt_v是否對(duì)應(yīng)于所述多個(gè)區(qū)nvm_0至區(qū)nvm_5的線line0中的任一者的信息。在實(shí)施例中，所述多條線line0至線line3中的每一者可由從處理器101提供的地址add進(jìn)行選擇或辨認(rèn)。也就是說(shuō)，所述多個(gè)存儲(chǔ)器區(qū)nvm_0至存儲(chǔ)器區(qū)nvm_5中的每一者的所述多條線line0至線line3中的至少一者可由從處理器101提供的地址add進(jìn)行選擇，且可對(duì)所選擇的線執(zhí)行存取操作。所述多條高速緩存線cl0至高速緩存線cl3中的每一者可由從處理器101提供的地址add的至少一部分進(jìn)行選擇或區(qū)分。也就是說(shuō)，所述多條高速緩存線cl0至高速緩存線cl3中的至少一者可由從處理器101提供的地址add的至少一部分進(jìn)行選擇，且可對(duì)所選擇的高速緩存線執(zhí)行存取操作。標(biāo)記“tag”可包括從處理器101提供的地址add的至少一部分或其余部分。舉例來(lái)說(shuō)，可將所述多條高速緩存線cl0至高速緩存線cl3中的至少一者被地址add的一部分進(jìn)行選擇且來(lái)自所選擇的高速緩存線的標(biāo)記“tag”_v包含在地址add中的情形確定為產(chǎn)生高速緩存命中。作為另外一種選擇，可將所述多條高速緩存線cl0至高速緩存線cl3中的至少一者被地址add的一部分進(jìn)行選擇且來(lái)自所選擇的高速緩存線的標(biāo)記“tag”_v不包含在地址add中的情形確定為產(chǎn)生高速緩存未命中。如上所述，非易失性存儲(chǔ)器模塊200可將易失性存儲(chǔ)器221用作高速緩存存儲(chǔ)器，從而提高非易失性存儲(chǔ)器模塊200的性能。在這種情形中，非易失性存儲(chǔ)器模塊200可基于存儲(chǔ)在易失性存儲(chǔ)器221中的標(biāo)記“tag”來(lái)判斷高速緩存命中或高速緩存未命中的發(fā)生。在實(shí)施例中，以下將參照附圖闡述易失性存儲(chǔ)器221與非易失性存儲(chǔ)器223之間的數(shù)據(jù)交易方法。然而，以下將要闡述的實(shí)施例僅為用于容易地闡述本發(fā)明概念的范圍及精神的實(shí)例，且因此，所述實(shí)施例并不僅限于此。此外，將本發(fā)明概念的實(shí)施例闡述為使用易失性存儲(chǔ)器221作為非易失性存儲(chǔ)器223的高速緩存存儲(chǔ)器，但所述實(shí)施例并不僅限于此。圖12是用于詳細(xì)地闡述圖10所示的讀取操作的時(shí)序圖。參照?qǐng)D12，非易失性存儲(chǔ)器模塊200可從處理器101接收模塊讀取命令。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器模塊200可與接收主動(dòng)命令act同時(shí)地接收第一地址add1且可接收讀取命令rd及第二地址add2。可響應(yīng)于所接收的信號(hào)來(lái)執(zhí)行模塊控制器210對(duì)非易失性存儲(chǔ)器模塊200的內(nèi)部高速緩存核對(duì)操作。舉例來(lái)說(shuō)，模塊控制器210可輸出非易失性存儲(chǔ)器命令/地址ca_n及易失性存儲(chǔ)器命令/地址ca_v。易失性存儲(chǔ)器221可響應(yīng)于易失性存儲(chǔ)器讀取命令/地址ca_v而輸出存儲(chǔ)在易失性存儲(chǔ)器221的區(qū)的對(duì)應(yīng)于地址add1或地址add2的部分中的數(shù)據(jù)dt_v及標(biāo)記“tag”_v。舉例來(lái)說(shuō)，如上所述，易失性存儲(chǔ)器221可通過(guò)基于數(shù)據(jù)dt_v驅(qū)動(dòng)存儲(chǔ)器數(shù)據(jù)線mdq的電壓來(lái)經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq輸出數(shù)據(jù)dt_v。易失性存儲(chǔ)器221可通過(guò)基于標(biāo)記“tag”_v驅(qū)動(dòng)標(biāo)記數(shù)據(jù)線tdq的電壓來(lái)經(jīng)由標(biāo)記數(shù)據(jù)線tdq輸出標(biāo)記“tag”_v。模塊控制器210可經(jīng)由標(biāo)記數(shù)據(jù)線tdq接收標(biāo)記“tag”_v并可基于對(duì)所接收的標(biāo)記“tag”_v與地址add1或地址add2進(jìn)行比較的結(jié)果來(lái)判斷是否產(chǎn)生高速緩存命中或高速緩存未命中。在接收讀取命令rd及第二地址add2且經(jīng)過(guò)固定延遲rl之后，數(shù)據(jù)可經(jīng)由數(shù)據(jù)線dq輸出至易失性存儲(chǔ)器221。在這種情形中，輸出的數(shù)據(jù)為在模塊控制器210執(zhí)行高速緩存核對(duì)操作時(shí)被確定為高速緩存命中的數(shù)據(jù)。因此，模塊控制器210可經(jīng)由單獨(dú)引腳輸出將要被提供至處理器101的有效性信息dq_info。也就是說(shuō)，有效性信息dq_info可包括指示從易失性存儲(chǔ)器221讀取的數(shù)據(jù)是有效數(shù)據(jù)的有效性部分251。有效性信息dq_info可包括稍后將闡述的交易標(biāo)識(shí)部分252。然而，當(dāng)確定數(shù)據(jù)為有效時(shí)，由于交易標(biāo)識(shí)部分252是不必要的，因此處理器101可忽略交易標(biāo)識(shí)部分252。處理器101可基于有效性信息dq_info來(lái)判斷數(shù)據(jù)是否是有效的。圖13是說(shuō)明圖12所示的數(shù)據(jù)及有效性信息dq_info的實(shí)作方式的時(shí)序圖。參照?qǐng)D13，假定經(jīng)由數(shù)據(jù)線dq連續(xù)地輸出由處理器101請(qǐng)求的數(shù)據(jù)讀取。為了易于說(shuō)明，在圖13中省略了讀取命令、地址等。各段數(shù)據(jù)d1、數(shù)據(jù)d2、數(shù)據(jù)d3及數(shù)據(jù)d4響應(yīng)于讀取命令及地址而在特定延遲后經(jīng)由多個(gè)引腳輸出。與數(shù)據(jù)輸出同步地，根據(jù)本發(fā)明概念實(shí)施例的有效性信息dq_info可經(jīng)由單獨(dú)分配的引腳輸出。各段數(shù)據(jù)d1、數(shù)據(jù)d2、數(shù)據(jù)d3及數(shù)據(jù)d4可與時(shí)鐘信號(hào)clk的上升沿及下降沿同步地輸出。此外，有效性信息dq_info可經(jīng)由所分配的引腳與時(shí)鐘信號(hào)clk同步地輸出至處理器101。有效性信息dq_info包括有效性部分251及交易標(biāo)識(shí)部分252。如果從易失性存儲(chǔ)器221輸出的數(shù)據(jù)d1至數(shù)據(jù)d4對(duì)應(yīng)于高速緩存命中，則可輸出有效性信息dq_info的有效性部分251，所述有效性部分251具有指示數(shù)據(jù)d1至數(shù)據(jù)d4有效的值“v”。舉例來(lái)說(shuō)，可輸出具有邏輯值“1”的有效性部分251。此外，即使處理器101忽略與有效數(shù)據(jù)對(duì)應(yīng)的交易標(biāo)識(shí)部分252，也可不存在問(wèn)題。因此，可輸出例如具有邏輯值“111”的交易標(biāo)識(shí)部分252。在圖13中示出的實(shí)施例中，有效性部分251的位的數(shù)目為“1”且交易標(biāo)識(shí)部分252的位的數(shù)目為“3”。然而，有效性部分251及交易標(biāo)識(shí)部分252中的每一者的位的數(shù)目可根據(jù)實(shí)施例而改變。圖14是用于詳細(xì)闡述圖10所示的讀取操作的時(shí)序圖。在圖14中示出在產(chǎn)生高速緩存未命中時(shí)從根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊200輸出的有效性信息dq_info。非易失性存儲(chǔ)器模塊200可從處理器101接收模塊讀取命令。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器模塊200可與接收主動(dòng)命令act同時(shí)地接收第一地址add1且可接收讀取命令rd及第二命令add2。模塊控制器210可響應(yīng)于所接收的命令及地址來(lái)執(zhí)行對(duì)非易失性存儲(chǔ)器模塊200的內(nèi)部高速緩存核對(duì)操作。已參照?qǐng)D12闡述了非易失性存儲(chǔ)器模塊200的內(nèi)部高速緩存核對(duì)操作，且因此省略其說(shuō)明。模塊控制器210可經(jīng)由標(biāo)記數(shù)據(jù)線tdq接收與讀取請(qǐng)求地址對(duì)應(yīng)的標(biāo)記“tag”_v并可基于對(duì)所接收的標(biāo)記“tag”_v與地址add1或地址add2進(jìn)行比較的結(jié)果來(lái)判斷是否產(chǎn)生高速緩存命中或高速緩存未命中。在接收讀取命令rd及第二地址add2且經(jīng)過(guò)固定延遲rl之后，數(shù)據(jù)可經(jīng)由數(shù)據(jù)線dq輸出至易失性存儲(chǔ)器221。在這種情形中，假定對(duì)輸出數(shù)據(jù)執(zhí)行高速緩存核對(duì)操作的結(jié)果對(duì)應(yīng)于高速緩存未命中。在這種情形中，模塊控制器210可經(jīng)由單獨(dú)引腳輸出有效性信息dq_info以與處理器101進(jìn)行握手(handshaking)。有效性信息dq_info可包括指示從易失性存儲(chǔ)器221讀取的數(shù)據(jù)是有效數(shù)據(jù)的有效性部分261。有效性信息dq_info可包括交易標(biāo)識(shí)部分262?？赏ㄟ^(guò)對(duì)與高速緩存未命中對(duì)應(yīng)的交易的單調(diào)增大形式進(jìn)行編號(hào)來(lái)實(shí)作交易標(biāo)識(shí)部分262。處理器101可基于有效性信息dq_info辨認(rèn)數(shù)據(jù)是高速緩存未命中數(shù)據(jù)。處理器101可基于交易標(biāo)識(shí)tid在合適時(shí)間再次請(qǐng)求數(shù)據(jù)讀取操作。圖15是說(shuō)明圖14所示的數(shù)據(jù)及有效性信息dq_info的實(shí)作方式的時(shí)序圖。參照?qǐng)D15，假定經(jīng)由數(shù)據(jù)線dq連續(xù)地輸出由處理器101請(qǐng)求的數(shù)據(jù)讀取。為了易于說(shuō)明，在圖15中省略了讀取命令、地址等。各段數(shù)據(jù)d1、數(shù)據(jù)d2、數(shù)據(jù)d3及數(shù)據(jù)d4響應(yīng)于讀取命令及地址而在特定延遲rl后經(jīng)由多個(gè)引腳輸出。與數(shù)據(jù)輸出同步地，根據(jù)本發(fā)明概念實(shí)施例的有效性信息dq_info可經(jīng)由單獨(dú)分配的引腳輸出。各段數(shù)據(jù)d1、數(shù)據(jù)d2、數(shù)據(jù)d3及數(shù)據(jù)d4可與時(shí)鐘信號(hào)clk的上升沿及下降沿同步地輸出。此外，有效性信息dq_info可經(jīng)由所分配的引腳與時(shí)鐘信號(hào)clk同步地輸出至處理器101。有效性信息dq_info包括有效性部分261及交易標(biāo)識(shí)部分262。如果從易失性存儲(chǔ)器221輸出的數(shù)據(jù)d1至數(shù)據(jù)d4對(duì)應(yīng)于高速緩存未命中，則可輸出有效性信息dq_info的有效性部分261，所述有效性部分261具有指示數(shù)據(jù)d1至數(shù)據(jù)d4無(wú)效的值“i”。舉例來(lái)說(shuō)，可輸出具有邏輯值“0”的有效性部分261。此外，可輸出與由于高速緩存未命中而被確定為無(wú)效數(shù)據(jù)的數(shù)據(jù)d1至數(shù)據(jù)d4對(duì)應(yīng)的交易標(biāo)識(shí)tid。如果交易標(biāo)識(shí)tid具有邏輯值“010”，則對(duì)應(yīng)于交易標(biāo)識(shí)tid的邏輯值“010”可經(jīng)由被提供用于有效性信息dq_info的引腳而發(fā)送至處理器101。應(yīng)充分地理解，有效性信息dq_info的位的數(shù)目或構(gòu)成有效性信息dq_info的有效性部分261及交易標(biāo)識(shí)部分262中的每一者的位的數(shù)目并不限于上述說(shuō)明。圖16是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的存儲(chǔ)器模塊的其他特征的方塊圖。參照?qǐng)D1及圖16，非易失性存儲(chǔ)器模塊300可包括模塊控制器310、異質(zhì)存儲(chǔ)器裝置320、數(shù)據(jù)緩沖器330及串行存在檢測(cè)芯片340。異質(zhì)存儲(chǔ)器裝置320、數(shù)據(jù)緩沖器330及串行存在檢測(cè)芯片340的操作及配置與圖9所示的異質(zhì)存儲(chǔ)器裝置220、數(shù)據(jù)緩沖器230及串行存在檢測(cè)芯片240的操作及配置實(shí)質(zhì)上相同，且因此以下省略其說(shuō)明。模塊控制器310可從處理器101接收模塊命令/地址ca且可響應(yīng)于所接收的模塊命令/地址ca來(lái)控制異質(zhì)存儲(chǔ)器裝置320。舉例來(lái)說(shuō)，模塊控制器310可響應(yīng)于來(lái)自處理器101的模塊命令/地址ca來(lái)向異質(zhì)存儲(chǔ)器裝置320提供非易失性存儲(chǔ)器命令/地址ca_n及易失性存儲(chǔ)器命令/地址ca_v。模塊控制器310可基于來(lái)自處理器101的模塊命令/地址ca及標(biāo)記“tag”來(lái)判斷是否產(chǎn)生高速緩存命中或高速緩存未命中。模塊控制器310可通過(guò)對(duì)來(lái)自處理器101的模塊命令/地址ca與標(biāo)記“tag”進(jìn)行比較來(lái)判斷是否產(chǎn)生高速緩存命中或高速緩存未命中。為了確定高速緩存命中或高速緩存未命中，模塊控制器310可包括高速緩存管理器315。高速緩存管理器315可對(duì)高速緩存未命中地址指派交易標(biāo)識(shí)tid及對(duì)所述交易標(biāo)識(shí)tid進(jìn)行管理。舉例來(lái)說(shuō)，高速緩存管理器315可執(zhí)行高速緩存核對(duì)操作且可將交易標(biāo)識(shí)tid指派至與確定結(jié)果為高速緩存未命中對(duì)應(yīng)的讀取請(qǐng)求及地址。在這種情形中，單調(diào)增大形式的交易標(biāo)識(shí)可被指派至與高速緩存未命中對(duì)應(yīng)的多個(gè)讀取請(qǐng)求或地址。交易標(biāo)識(shí)tid可與指示是否產(chǎn)生高速緩存命中的有效性信息dq_info一起提供至處理器101。此處，標(biāo)記“tag”可包括地址的一部分，其與存儲(chǔ)在易失性存儲(chǔ)器221中的數(shù)據(jù)對(duì)應(yīng)。在實(shí)施例中，模塊控制器310可經(jīng)由標(biāo)記數(shù)據(jù)線tdq來(lái)與易失性存儲(chǔ)器321交換標(biāo)記“tag”。在實(shí)施例中，當(dāng)在易失性存儲(chǔ)器321中寫(xiě)入數(shù)據(jù)時(shí)，與所述數(shù)據(jù)對(duì)應(yīng)的標(biāo)記“tag”可在模塊控制器310的控制下與所述數(shù)據(jù)一起寫(xiě)入易失性存儲(chǔ)器321中。響應(yīng)于來(lái)自處理器101的讀取命令，可在固定延遲rl之后經(jīng)由數(shù)據(jù)線dq輸出讀取請(qǐng)求數(shù)據(jù)。模塊控制器310可基于高速緩存核對(duì)操作的結(jié)果將經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)的有效性信息dq_info發(fā)送至處理器101。有效性信息dq_info可包括與經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)相關(guān)聯(lián)的有效性及交易標(biāo)識(shí)tid。可參照有效性信息dq_info對(duì)處理器101提供能夠在延遲rl之后的時(shí)間點(diǎn)輸出的高速緩存未命中數(shù)據(jù)。也就是說(shuō)，處理器101可參照交易標(biāo)識(shí)tid再次請(qǐng)求高速緩存未命中數(shù)據(jù)。此外，模塊控制器310可基于高速緩存核對(duì)結(jié)果將經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)的有效性信息dq_info發(fā)送至處理器101。有效性信息dq_info可包括與經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)相關(guān)聯(lián)的有效性及交易標(biāo)識(shí)tid?？蓞⒄沼行孕畔q_info對(duì)處理器101提供能夠在延遲rl之后的時(shí)間點(diǎn)輸出的高速緩存未命中數(shù)據(jù)。也就是說(shuō)，處理器101可參照交易標(biāo)識(shí)tid再次請(qǐng)求高速緩存未命中數(shù)據(jù)。模塊控制器310可將消息信息msg_en及消息信息msg_dq(參照350)與有效性信息dq_info一起發(fā)送至處理器101。有效性信息dq_info是與命令/地址及數(shù)據(jù)同步地輸出的信息，而消息信息msg_en及消息信息msg_dq則不與命令/地址及數(shù)據(jù)同步地輸出?？赏ㄟ^(guò)利用提供非易失性存儲(chǔ)器模塊300準(zhǔn)備好輸出的通知的單向引腳對(duì)被確定為高速緩存未命中的讀取請(qǐng)求提供消息信息350。在實(shí)施例中，可經(jīng)由兩個(gè)引腳輸出消息信息350。然而，應(yīng)理解，消息信息350是經(jīng)由一個(gè)引腳串行地輸出。消息信息350可包括此前被確定為高速緩存未命中的交易標(biāo)識(shí)中與能夠輸出的數(shù)據(jù)對(duì)應(yīng)的交易標(biāo)識(shí)。處理器101可參照消息信息350(即，msg_en及msg_dq)將與指示無(wú)效數(shù)據(jù)的回應(yīng)對(duì)應(yīng)的讀取請(qǐng)求再次發(fā)送至非易失性存儲(chǔ)器模塊300。此外，應(yīng)理解，消息信息350(即，msg_en及msg_dq)進(jìn)一步包括各種各樣的信息及交易標(biāo)識(shí)tid。舉例來(lái)說(shuō)，消息信息350(即，msg_en及msg_dq)可包括與所準(zhǔn)備的數(shù)據(jù)相關(guān)聯(lián)的標(biāo)記信息tag。根據(jù)參照?qǐng)D16闡述的實(shí)施例，非易失性存儲(chǔ)器模塊300可與數(shù)據(jù)同步地輸出與對(duì)所述讀取請(qǐng)求執(zhí)行的高速緩存核對(duì)操作的結(jié)果對(duì)應(yīng)的有效性信息dq_info。此外，非易失性存儲(chǔ)器模塊300可向處理器101提供在高速緩存未命中情境中不與數(shù)據(jù)同步地輸出的消息信息msg_en及消息信息msg_dq。消息信息msg_en及消息信息msg_dq可包括交易標(biāo)識(shí)及數(shù)據(jù)的能夠內(nèi)部輸出的類似信息。圖17是說(shuō)明圖16所示的處理器101與非易失性存儲(chǔ)器模塊300之間的握手規(guī)程的流程圖。參照?qǐng)D16及圖17，非易失性存儲(chǔ)器模塊300響應(yīng)于來(lái)自處理器101的讀取請(qǐng)求而輸出數(shù)據(jù)及與所述數(shù)據(jù)對(duì)應(yīng)的有效性信息dq_info。在操作s21中，處理器101發(fā)送模塊讀取命令及地址(rd及add)。非易失性存儲(chǔ)器模塊300響應(yīng)于所接收的模塊讀取命令及地址(rd及add)對(duì)易失性存儲(chǔ)器321執(zhí)行讀取操作。舉例來(lái)說(shuō)，模塊讀取命令及地址(rd及add)可包括用于讀取存儲(chǔ)在非易失性存儲(chǔ)器模塊300中的數(shù)據(jù)的讀取命令及與所述讀取數(shù)據(jù)對(duì)應(yīng)的讀取地址。非易失性存儲(chǔ)器模塊300可讀取存儲(chǔ)在易失性存儲(chǔ)器321的區(qū)中與所述讀取地址對(duì)應(yīng)的部分的數(shù)據(jù)及標(biāo)記。在操作s22中，非易失性存儲(chǔ)器模塊300可基于讀取結(jié)果來(lái)執(zhí)行用于確定高速緩存命中或高速緩存未命中的高速緩存核對(duì)操作。如上所述，高速緩存管理器315可通過(guò)對(duì)從處理器101接收的地址與標(biāo)記“tag”進(jìn)行比較來(lái)執(zhí)行所述高速緩存核對(duì)操作。在操作s23中，過(guò)程根據(jù)高速緩存核對(duì)結(jié)果出現(xiàn)分支。如果所述地址的一部分與標(biāo)記“tag”相同，則非易失性存儲(chǔ)器模塊300可確定產(chǎn)生高速緩存命中。否則非易失性存儲(chǔ)器模塊300可確定產(chǎn)生高速緩存未命中。如果產(chǎn)生高速緩存命中，則在操作s24中，非易失性存儲(chǔ)器模塊300將從易失性存儲(chǔ)器321讀取的數(shù)據(jù)及有效性信息dq_info發(fā)送至處理器101。有效性信息dq_info包括關(guān)于輸出數(shù)據(jù)是否對(duì)應(yīng)于高速緩存命中或高速緩存未命中的信息。處理器101可判斷經(jīng)由有效性信息dq_info接收的數(shù)據(jù)dt_v是否為有效數(shù)據(jù)。也就是說(shuō)，非易失性存儲(chǔ)器模塊300可向處理器101提供關(guān)于高速緩存命中的信息作為有效性信息dq_info，以使處理器101可將讀取數(shù)據(jù)辨認(rèn)為有效數(shù)據(jù)。如果從非易失性存儲(chǔ)器模塊300提供的數(shù)據(jù)被核對(duì)為有效數(shù)據(jù)，則處理器101的整個(gè)數(shù)據(jù)讀取操作便可結(jié)束。如果產(chǎn)生高速緩存未命中，則在操作s25中，非易失性存儲(chǔ)器模塊300可將指示經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)是無(wú)效數(shù)據(jù)的有效性信息dq_info發(fā)送至處理器101。也就是說(shuō)，非易失性存儲(chǔ)器模塊300可將指示高速緩存未命中的有效性信息dq_info輸出至處理器101。在這種情形中，非易失性存儲(chǔ)器模塊300可向處理器101提供與高速緩存未命中對(duì)應(yīng)的數(shù)據(jù)的交易標(biāo)識(shí)tid作為附加有效性信息dq_info。處理器101可以表格形式存儲(chǔ)交易標(biāo)識(shí)tid。在指示高速緩存未命中的有效性信息dq_info被提供至處理器101之后，在操作s26中，非易失性存儲(chǔ)器模塊300可從非易失性存儲(chǔ)器323讀取未在易失性存儲(chǔ)器321中高速緩存的數(shù)據(jù)。非易失性存儲(chǔ)器模塊300可在易失性存儲(chǔ)器321的高速緩存線中或在單獨(dú)易失性存儲(chǔ)器區(qū)中存儲(chǔ)所述讀取數(shù)據(jù)。在操作s27中，如果準(zhǔn)備好輸出被確定為高速緩存未命中的數(shù)據(jù)，則非易失性存儲(chǔ)器模塊300可將消息信息msg_en及消息信息msg_dq發(fā)送至處理器101。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器模塊300可激活消息使能信號(hào)msg_en且可經(jīng)由消息引腳msg_dq對(duì)處理器101提供與準(zhǔn)備好輸出的數(shù)據(jù)對(duì)應(yīng)的交易標(biāo)識(shí)tid。消息信息msg_en及消息信息msg_dq可不與數(shù)據(jù)同步提供。在操作s28中，處理器101可接收消息信息msg_en及消息信息msg_dq且可發(fā)出與其對(duì)應(yīng)的讀取命令。與交易標(biāo)識(shí)tid對(duì)應(yīng)的地址可由處理器101單獨(dú)管理。在步驟s29中，非易失性存儲(chǔ)器模塊300可輸出由處理器101請(qǐng)求的數(shù)據(jù)。在這種情形中，提供所請(qǐng)求的數(shù)據(jù)在易失性存儲(chǔ)器321中高速緩存這一通知的有效性信息dq_info可與數(shù)據(jù)一起輸出。通過(guò)利用與數(shù)據(jù)同步地輸出的有效性信息dq_info及不與數(shù)據(jù)同步地輸出的消息信息msg_en及消息信息msg_dq闡述處理器101與非易失性存儲(chǔ)器模塊300之間的握手方法。圖18是用于詳細(xì)闡述圖17所示的握手操作的時(shí)序圖。參照?qǐng)D18，在高速緩存未命中情境中，根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊300可將有效性信息dq_info以及消息信息msg_en及消息信息msg_dq發(fā)送至處理器101。在這種情形中，處理器101可參照有效性信息dq_info以及消息信息msg_en及消息信息msg_dq再次讀取與高速緩存未命中對(duì)應(yīng)的數(shù)據(jù)。處理器101向非易失性存儲(chǔ)器模塊300提供用于數(shù)據(jù)讀取請(qǐng)求的讀取命令rd及地址add。非易失性存儲(chǔ)器模塊300可響應(yīng)于所接收的讀取命令rd及地址add對(duì)易失性存儲(chǔ)器321執(zhí)行讀取操作。詳細(xì)地說(shuō)，模塊控制器310中的高速緩存管理器315可響應(yīng)于所接收的命令及地址來(lái)執(zhí)行內(nèi)部高速緩存核對(duì)操作。參照?qǐng)D12闡述非易失性存儲(chǔ)器模塊300的高速緩存核對(duì)操作，且因此省略其說(shuō)明。模塊控制器310可經(jīng)由標(biāo)記數(shù)據(jù)線tdq接收與讀取請(qǐng)求地址對(duì)應(yīng)的標(biāo)記“tag”_v且可基于對(duì)所接收的標(biāo)記“tag”_v與地址add進(jìn)行比較的結(jié)果來(lái)判斷是否產(chǎn)生高速緩存命中或高速緩存未命中。可在接收讀取命令rd及地址add且經(jīng)過(guò)特定延遲rl之后，經(jīng)由數(shù)據(jù)線dq將第一數(shù)據(jù)data_1輸出至易失性存儲(chǔ)器321。在這種情形中，假定模塊控制器310對(duì)第一數(shù)據(jù)data_1執(zhí)行高速緩存核對(duì)操作的結(jié)果對(duì)應(yīng)于高速緩存未命中。在這種情形中，模塊控制器310可輸出用于與處理器101進(jìn)行握手的有效性信息dq_info。有效性信息dq_info可包括指示第一數(shù)據(jù)data_1是無(wú)效數(shù)據(jù)的有效性部分(即，“i”)361。有效性信息dq_info可進(jìn)一步包括交易標(biāo)識(shí)部分(即，tid)362?？山?jīng)由對(duì)與高速緩存未命中對(duì)應(yīng)的交易的單調(diào)增大形式進(jìn)行編號(hào)來(lái)實(shí)作交易標(biāo)識(shí)部分362。處理器101可基于有效性信息dq_info辨認(rèn)第一數(shù)據(jù)data_1是高速緩存未命中無(wú)效數(shù)據(jù)。處理器101可參照交易標(biāo)識(shí)tid來(lái)存儲(chǔ)并管理關(guān)于高速緩存未命中讀取請(qǐng)求的全部信息。在發(fā)送有效性信息dq_info之后，非易失性存儲(chǔ)器模塊300可在內(nèi)部存取非易失性存儲(chǔ)器323以讀取高速緩存未命中數(shù)據(jù)。如果準(zhǔn)備好輸出高速緩存未命中數(shù)據(jù)，則非易失性存儲(chǔ)器模塊300可將消息信息msg_en及消息信息msg_dq發(fā)送至處理器101?？山?jīng)由一條信號(hào)線或通過(guò)利用用于輸出消息使能信號(hào)msg_en及消息數(shù)據(jù)信號(hào)msg_dq的單獨(dú)引腳來(lái)提供消息信息msg_en及消息信息msg_dq。如果通過(guò)利用單獨(dú)引腳來(lái)提供消息使能信號(hào)msg_en及消息數(shù)據(jù)信號(hào)msg_dq，則消息數(shù)據(jù)信號(hào)msg_dq可包括與準(zhǔn)備好輸出的數(shù)據(jù)對(duì)應(yīng)的交易標(biāo)識(shí)tid。不同于與數(shù)據(jù)同步地輸出的有效性信息dq_info，消息信息msg_en及消息信息msg_dq可不與數(shù)據(jù)同步地輸出。也就是說(shuō)，當(dāng)非易失性存儲(chǔ)器模塊300提取高速緩存未命中數(shù)據(jù)且所提取的數(shù)據(jù)準(zhǔn)備好輸出時(shí)，可輸出消息信息msg_en及消息信息msg_dq。處理器101可響應(yīng)于消息信息msg_en及消息信息msg_dq的輸出而將讀取命令rd及地址add再次發(fā)送至非易失性存儲(chǔ)器模塊300。在這種情形中，可基于包含在消息信息msg_en及消息信息msg_dq中的交易標(biāo)識(shí)tid來(lái)產(chǎn)生讀取命令rd及地址add。非易失性存儲(chǔ)器模塊300可響應(yīng)于所接收的讀取命令rd及地址add對(duì)易失性存儲(chǔ)器321執(zhí)行高速緩存核對(duì)操作。如果產(chǎn)生高速緩存命中，則非易失性存儲(chǔ)器模塊300可將有效性信息dq_info與在讀取延遲rl之后輸出的第二數(shù)據(jù)data_2同步地輸出。在這種情形中，輸出的有效性信息dq_info可包括意味著第二數(shù)據(jù)data_2有效的有效性部分351。在高速緩存命中中，由于交易標(biāo)識(shí)部分352是無(wú)意義的，因此可以偽狀態(tài)(dummystate)形式提供交易標(biāo)識(shí)部分352。闡述一種當(dāng)對(duì)非易失性存儲(chǔ)器模塊300請(qǐng)求讀取操作時(shí)與數(shù)據(jù)同步地輸出有效性信息dq_info及不與數(shù)據(jù)同步地輸出消息信息msg_en及消息信息msg_dq的方法。處理器101可基于有效性信息dq_info辨認(rèn)同步的輸出數(shù)據(jù)是無(wú)效數(shù)據(jù)，且可接收交易標(biāo)識(shí)。處理器101可經(jīng)由消息信息msg_en及消息信息msg_dq核對(duì)準(zhǔn)備好輸出的數(shù)據(jù)的交易標(biāo)識(shí)tid且可再次執(zhí)行與由于高速緩存未命中而未獲得的數(shù)據(jù)相關(guān)聯(lián)的讀取操作。圖19是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示存儲(chǔ)器模塊的方塊圖。參照?qǐng)D1及圖19，非易失性存儲(chǔ)器模塊400可包括模塊控制器410、異質(zhì)存儲(chǔ)器裝置420、數(shù)據(jù)緩沖器430及串行存在檢測(cè)芯片440。此處，異質(zhì)存儲(chǔ)器裝置420、數(shù)據(jù)緩沖器430及串行存在檢測(cè)芯片440的操作及配置與圖9所示的異質(zhì)存儲(chǔ)器裝置220、數(shù)據(jù)緩沖器230及串行存在檢測(cè)芯片240的操作及配置實(shí)質(zhì)上相同，且因此以下省略其說(shuō)明。模塊控制器410可從處理器101接收模塊命令/地址cmd/add且可響應(yīng)于所接收的模塊命令/地址cmd/add來(lái)控制異質(zhì)存儲(chǔ)器裝置420。舉例來(lái)說(shuō)，模塊控制器410可響應(yīng)于來(lái)自處理器101的模塊命令/地址cmd/add來(lái)向異質(zhì)存儲(chǔ)器裝置420提供非易失性存儲(chǔ)器命令/地址ca_n及易失性存儲(chǔ)器命令/地址ca_v。模塊控制器410可基于來(lái)自處理器101的模塊命令/地址cmd/add及標(biāo)記“tag”來(lái)判斷是否產(chǎn)生高速緩存命中或高速緩存未命中。為了確定高速緩存命中或高速緩存未命中，模塊控制器410可包括高速緩存管理器415。高速緩存管理器415可對(duì)高速緩存未命中地址指派交易標(biāo)識(shí)tid并管理所述交易標(biāo)識(shí)tid。舉例來(lái)說(shuō)，高速緩存管理器415可執(zhí)行高速緩存核對(duì)操作且可將交易標(biāo)識(shí)tid指派至與確定結(jié)果為高速緩存未命中對(duì)應(yīng)的讀取請(qǐng)求或地址。在這種情形中，單調(diào)增大形式的交易標(biāo)識(shí)可被指派至與高速緩存未命中對(duì)應(yīng)的多個(gè)讀取請(qǐng)求或地址。交易標(biāo)識(shí)tid可與指示是否產(chǎn)生高速緩存命中的有效性信息dq_info一起提供至處理器101。此處，標(biāo)記“tag”可包括與存儲(chǔ)在易失性存儲(chǔ)器421中的數(shù)據(jù)對(duì)應(yīng)的地址add的一部分。在實(shí)施例中，模塊控制器410可經(jīng)由標(biāo)記數(shù)據(jù)線tdq來(lái)與易失性存儲(chǔ)器421交換標(biāo)記“tag”。在實(shí)施例中，當(dāng)在易失性存儲(chǔ)器421中寫(xiě)入數(shù)據(jù)時(shí)，與所述數(shù)據(jù)對(duì)應(yīng)的標(biāo)記“tag”可在模塊控制器410的控制下與所述數(shù)據(jù)一起寫(xiě)入易失性存儲(chǔ)器421中。響應(yīng)于來(lái)自處理器101的讀取命令，可在特定延遲rl之后經(jīng)由數(shù)據(jù)線dq輸出讀取請(qǐng)求數(shù)據(jù)。模塊控制器410可基于高速緩存核對(duì)結(jié)果將經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)的有效性信息dq_info發(fā)送至處理器101。有效性信息dq_info可包括與經(jīng)由數(shù)據(jù)線dq輸出的數(shù)據(jù)相關(guān)聯(lián)的有效性及交易標(biāo)識(shí)tid。此外，當(dāng)產(chǎn)生高速緩存未命中時(shí)，模塊控制器410可輸出不與數(shù)據(jù)同步的消息信息msg_en及消息信息msg_dq以及與數(shù)據(jù)同步地輸出的有效性信息dq_info。此外，模塊控制器410可與有效性信息dq_info同步地對(duì)處理器101提供高速緩存信息cache_info。高速緩存信息cache_info可包括讀取請(qǐng)求數(shù)據(jù)的標(biāo)記“tag”或讀取請(qǐng)求高速緩存線的臟信息。應(yīng)理解，模塊控制器410具有用以輸出高速緩存信息cache_info的單獨(dú)引腳。闡述了根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊100、非易失性存儲(chǔ)器模塊200及非易失性存儲(chǔ)器模塊300的特征。此處，通過(guò)利用其中將易失性存儲(chǔ)器121、易失性存儲(chǔ)器221及易失性存儲(chǔ)器321用作高速緩存存儲(chǔ)器的實(shí)例來(lái)闡述根據(jù)本發(fā)明概念實(shí)施例的握手方法。然而，本發(fā)明概念的實(shí)施例并不僅限于此。在包括存取速度彼此不同的存儲(chǔ)器的存儲(chǔ)器模塊中，本發(fā)明概念的特征可適用于符合同一讀取延遲標(biāo)準(zhǔn)的所有存儲(chǔ)器模塊。圖20是根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。為了易于說(shuō)明，省略了除異質(zhì)存儲(chǔ)器裝置520及數(shù)據(jù)緩沖器530之外的元件(例如，模塊控制器及串行存在檢測(cè)芯片)。此外，為便于說(shuō)明起見(jiàn)，省略了與上述元件相關(guān)聯(lián)的詳細(xì)說(shuō)明。參照?qǐng)D20，非易失性存儲(chǔ)器模塊500包括異質(zhì)存儲(chǔ)器裝置520及數(shù)據(jù)緩沖器530。不同于圖2所示的異質(zhì)存儲(chǔ)器裝置120，圖20所示的異質(zhì)存儲(chǔ)器裝置520包括多個(gè)易失性存儲(chǔ)器521、非易失性存儲(chǔ)器控制器522及多個(gè)非易失性存儲(chǔ)器523。易失性存儲(chǔ)器521、非易失性存儲(chǔ)器控制器522及非易失性存儲(chǔ)器523中的每一者可通過(guò)單獨(dú)晶粒、單獨(dú)芯片或單獨(dú)封裝進(jìn)行實(shí)作。易失性存儲(chǔ)器521、非易失性存儲(chǔ)器控制器522及非易失性存儲(chǔ)器523中的每一者可通過(guò)單獨(dú)芯片進(jìn)行實(shí)作，且單獨(dú)芯片可經(jīng)由多芯片封裝(multi-chippackage，mcp)在一個(gè)封裝中進(jìn)行實(shí)作。所述多個(gè)易失性存儲(chǔ)器521中的每一者用以與非易失性存儲(chǔ)器控制器522共享存儲(chǔ)器數(shù)據(jù)線mdq。舉例來(lái)說(shuō)，第一易失性存儲(chǔ)器vm1可與非易失性存儲(chǔ)器控制器522共享第一存儲(chǔ)器數(shù)據(jù)線mdq1。第一存儲(chǔ)器數(shù)據(jù)線mdq1可與數(shù)據(jù)緩沖器530連接。在實(shí)施例中，第一存儲(chǔ)器數(shù)據(jù)線mdq1可包括八條線。第n易失性存儲(chǔ)器vmn可與非易失性存儲(chǔ)器控制器522共享第n存儲(chǔ)器數(shù)據(jù)線mdqn。第n存儲(chǔ)器數(shù)據(jù)線mdqn可與數(shù)據(jù)緩沖器530連接。在實(shí)施例中，第n存儲(chǔ)器數(shù)據(jù)線mdqn可包括八條線。所述多個(gè)易失性存儲(chǔ)器521中的每一者可與非易失性存儲(chǔ)器控制器522共享存儲(chǔ)器數(shù)據(jù)線mdq1至存儲(chǔ)器數(shù)據(jù)線mdqn中的對(duì)應(yīng)一者，且所述多個(gè)存儲(chǔ)器數(shù)據(jù)線mdq1至存儲(chǔ)器數(shù)據(jù)線mdqn可與一個(gè)數(shù)據(jù)緩沖器530連接。數(shù)據(jù)緩沖器530可經(jīng)由數(shù)據(jù)線dq與處理器101(參照?qǐng)D1)進(jìn)行連接。在這種情形中，數(shù)據(jù)線dq可包括多條線，所述線的數(shù)目根據(jù)存儲(chǔ)器數(shù)據(jù)線mdq1至存儲(chǔ)器數(shù)據(jù)線mdqn的數(shù)目加以確定。在實(shí)施例中，圖20所示的非易失性存儲(chǔ)器模塊500可根據(jù)參照?qǐng)D3至圖19闡述的運(yùn)行方法來(lái)運(yùn)行。舉例來(lái)說(shuō)，當(dāng)在第一定時(shí)接收到主動(dòng)命令act_n時(shí)，非易失性存儲(chǔ)器模塊500可經(jīng)由地址線接收與易失性存儲(chǔ)器521及非易失性存儲(chǔ)器523相關(guān)聯(lián)的地址。當(dāng)在第二定時(shí)接收到命令cmd0至命令cmd2時(shí)，非易失性存儲(chǔ)器模塊500可經(jīng)由所述地址線中的某些地址線來(lái)接收與易失性存儲(chǔ)器521及非易失性存儲(chǔ)器523相關(guān)聯(lián)的地址且可經(jīng)由所述地址線中的可選線或預(yù)留線來(lái)接收與易失性存儲(chǔ)器521及非易失性存儲(chǔ)器523相關(guān)聯(lián)的非易失性擴(kuò)展地址。圖21是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。為便于說(shuō)明起見(jiàn)，省略了與參照?qǐng)D20闡述的元件相關(guān)聯(lián)的說(shuō)明。參照?qǐng)D21，非易失性存儲(chǔ)器模塊600包括異質(zhì)存儲(chǔ)器裝置620及數(shù)據(jù)緩沖器630。異質(zhì)存儲(chǔ)器裝置620包括多個(gè)易失性存儲(chǔ)器621、非易失性存儲(chǔ)器控制器622及多個(gè)非易失性存儲(chǔ)器623。不同于圖20所示的異質(zhì)存儲(chǔ)器裝置520，異質(zhì)存儲(chǔ)器裝置620包括專用清除信道(flushchannel)fc。專用清除信道fc在易失性存儲(chǔ)器621中的每一者與非易失性存儲(chǔ)器控制器622之間提供數(shù)據(jù)傳輸路徑。非易失性存儲(chǔ)器模塊600可執(zhí)行將存儲(chǔ)在易失性存儲(chǔ)器621中的數(shù)據(jù)寫(xiě)入至非易失性存儲(chǔ)器623的清除操作。非易失性存儲(chǔ)器模塊600可控制異質(zhì)存儲(chǔ)器裝置620以使數(shù)據(jù)可經(jīng)由專用清除信道fc自易失性存儲(chǔ)器621提供至非易失性存儲(chǔ)器控制器622。在實(shí)施例中，圖21所示的非易失性存儲(chǔ)器模塊600可根據(jù)參照?qǐng)D3至圖19闡述的運(yùn)行方法來(lái)運(yùn)行。圖22是根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。參照?qǐng)D22，非易失性存儲(chǔ)器模塊700包括模塊控制器mc、多個(gè)異質(zhì)存儲(chǔ)器裝置hmd、多個(gè)數(shù)據(jù)緩沖器db、串行存在檢測(cè)芯片及標(biāo)記專用易失性存儲(chǔ)器tvm。在實(shí)施例中，非易失性存儲(chǔ)器模塊700可具有負(fù)載降低雙列直插存儲(chǔ)器模塊(loadreduceddualin-linememorymodule，lrdimm)的形式。為便于說(shuō)明起見(jiàn)，省略對(duì)上述元件的重復(fù)說(shuō)明。如上所述，模塊控制器mc從處理器101(參照?qǐng)D1)接收模塊命令/地址ca且響應(yīng)于所接收的模塊命令/地址ca來(lái)輸出非易失性存儲(chǔ)器命令/地址ca_n及易失性存儲(chǔ)器命令/地址ca_v。可經(jīng)由不同的總線將非易失性存儲(chǔ)器命令/地址ca_n及易失性存儲(chǔ)器命令/地址ca_v提供至異質(zhì)存儲(chǔ)器裝置hmd。所述多個(gè)異質(zhì)存儲(chǔ)器裝置hmd中的每一者可由單獨(dú)的封裝進(jìn)行實(shí)作且可為參照?qǐng)D1至圖20闡述的異質(zhì)存儲(chǔ)器裝置120至異質(zhì)存儲(chǔ)器裝置620中的一者。如上所述，所述多個(gè)異質(zhì)存儲(chǔ)器裝置hmd中的每一者可響應(yīng)于來(lái)自模塊控制器mc的非易失性存儲(chǔ)器命令/地址ca_n及易失性存儲(chǔ)器命令/地址ca_v而運(yùn)行。在實(shí)施例中，可將非易失性存儲(chǔ)器命令/地址ca_n提供至包含在每一異質(zhì)存儲(chǔ)器裝置hmd中的非易失性存儲(chǔ)器控制器，且可將易失性存儲(chǔ)器命令/地址ca_v提供至包含在每一異質(zhì)存儲(chǔ)器裝置hmd中的易失性存儲(chǔ)器及非易失性存儲(chǔ)器控制器。串行存在檢測(cè)芯片可包括關(guān)于非易失性存儲(chǔ)器模塊700的裝置信息di且可將裝置信息di提供至處理器101(參照?qǐng)D1)。標(biāo)記專用易失性存儲(chǔ)器tvm可響應(yīng)于來(lái)自模塊控制器mc的易失性存儲(chǔ)器命令/地址ca_v而運(yùn)行。標(biāo)記專用易失性存儲(chǔ)器tvm可存儲(chǔ)與存儲(chǔ)在異質(zhì)存儲(chǔ)器裝置hmd的易失性存儲(chǔ)器中的數(shù)據(jù)段相關(guān)聯(lián)的標(biāo)記tag。標(biāo)記專用易失性存儲(chǔ)器tvm可經(jīng)由標(biāo)記數(shù)據(jù)線tdq發(fā)送及接收標(biāo)記“tag”。在實(shí)施例中，標(biāo)記數(shù)據(jù)線tdq可由模塊控制器mc、所述多個(gè)異質(zhì)存儲(chǔ)器裝置hmd及標(biāo)記專用易失性存儲(chǔ)器tvm共享。盡管未在圖22中示出，標(biāo)記專用易失性存儲(chǔ)器tvm可被配置成與異質(zhì)存儲(chǔ)器裝置hmd相似。舉例來(lái)說(shuō)，包含在所述多個(gè)異質(zhì)存儲(chǔ)器裝置hmd中的至少一者中的易失性存儲(chǔ)器可被用作標(biāo)記專用易失性存儲(chǔ)器tvm。在實(shí)施例中，圖22所示的非易失性存儲(chǔ)器模塊700可根據(jù)參照?qǐng)D3至圖19闡述的運(yùn)行方法來(lái)運(yùn)行。圖23是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。為便于說(shuō)明起見(jiàn)，省略了對(duì)上述元件的說(shuō)明。參照?qǐng)D23，非易失性存儲(chǔ)器模塊800可包括模塊控制器mc、多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m、第一非易失性存儲(chǔ)器控制器822a及第二非易失性存儲(chǔ)器控制器822b、多個(gè)非易失性存儲(chǔ)器nvm11至nvm1k及nvm21至nvm2i、標(biāo)記專用易失性存儲(chǔ)器tvm、串行存在檢測(cè)芯片及所述多個(gè)數(shù)據(jù)緩沖器db。在實(shí)施例中，圖23所示的非易失性存儲(chǔ)器模塊800可具有負(fù)載降低雙列直插存儲(chǔ)器模塊結(jié)構(gòu)。所述多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m中的某些易失性存儲(chǔ)器(例如，vm11至vm1n)可被配置成與第一非易失性存儲(chǔ)器控制器822a共享存儲(chǔ)器數(shù)據(jù)線mdq。其余的易失性存儲(chǔ)器vm21至vm2m可被配置成與第二非易失性存儲(chǔ)器控制器822b共享存儲(chǔ)器數(shù)據(jù)線mdq。所述多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m中的每一者可被配置成與所述多個(gè)數(shù)據(jù)緩沖器db中的對(duì)應(yīng)一者共享存儲(chǔ)器數(shù)據(jù)線mdq。所述多個(gè)非易失性存儲(chǔ)器nvm11至nvm1k及nvm21至nvm2i中的某些非易失性存儲(chǔ)器(例如，nvm11至nvm1k)可被配置成響應(yīng)于第一非易失性存儲(chǔ)器控制器822a的控制而運(yùn)行。其余的非易失性存儲(chǔ)器nvm21至nvm2i可被配置成響應(yīng)于第二非易失性存儲(chǔ)器控制器822b的控制而運(yùn)行。標(biāo)記專用易失性存儲(chǔ)器tvm可被配置成與模塊控制器mc、第一非易失性存儲(chǔ)器控制器822a及第二非易失性存儲(chǔ)器控制器822b共享標(biāo)記數(shù)據(jù)線tdq。在實(shí)施例中，圖23中所示的元件中的每一者可通過(guò)多個(gè)半導(dǎo)體芯片進(jìn)行實(shí)作，且所述半導(dǎo)體芯片中的至少某些半導(dǎo)體芯片可實(shí)作在一個(gè)封裝中。舉例來(lái)說(shuō)，所述多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m、所述多個(gè)非易失性存儲(chǔ)器nvm11至nvm1k及nvm21至nvm2i、第一非易失性存儲(chǔ)器控制器822a及第二非易失性存儲(chǔ)器控制器822b中的每一者可通過(guò)單獨(dú)半導(dǎo)體芯片進(jìn)行實(shí)作。所述多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m、所述多個(gè)非易失性存儲(chǔ)器nvm11至nvm1k及nvm21至nvm2i、第一非易失性存儲(chǔ)器控制器822a及第二非易失性存儲(chǔ)器控制器822b中的某些可實(shí)作在一個(gè)封裝中。舉例來(lái)說(shuō)，所述多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m中的某些易失性存儲(chǔ)器(例如，vm11至vm1n)可實(shí)作在一個(gè)封裝中，且第一非易失性存儲(chǔ)器控制器822a及所述多個(gè)非易失性存儲(chǔ)器nvm11至nvm1k及nvm21至nvm2i中的某些非易失性存儲(chǔ)器(例如，nvm11至nvm1k)可實(shí)作在另一封裝中。在實(shí)施例中，標(biāo)記專用易失性存儲(chǔ)器tvm可包括多個(gè)半導(dǎo)體芯片。舉例來(lái)說(shuō)，標(biāo)記專用易失性存儲(chǔ)器tvm可包括多個(gè)標(biāo)記專用易失性存儲(chǔ)器芯片，所述多個(gè)標(biāo)記專用易失性存儲(chǔ)器芯片中的每一者存儲(chǔ)相同的標(biāo)記、錯(cuò)誤糾正碼及臟信息。在這種情形中，即使任一個(gè)標(biāo)記專用易失性存儲(chǔ)器芯片的運(yùn)行發(fā)生異常，也可經(jīng)由另一標(biāo)記專用易失性存儲(chǔ)器來(lái)正常地寫(xiě)入或輸出標(biāo)記信息、錯(cuò)誤糾正碼信息及臟信息。在實(shí)施例中，包含標(biāo)記專用易失性存儲(chǔ)器tvm的封裝可不同于包含其他元件的封裝。作為另外一種選擇，標(biāo)記專用易失性存儲(chǔ)器tvm可在包含其他元件中的至少某些元件的封裝中進(jìn)行實(shí)作。在實(shí)施例中，圖23所示的非易失性存儲(chǔ)器模塊800可根據(jù)參照?qǐng)D3至圖19闡述的運(yùn)行方法來(lái)運(yùn)行。圖24是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。參照?qǐng)D24，非易失性存儲(chǔ)器模塊900可包括模塊控制器mc、多個(gè)易失性存儲(chǔ)器vm、非易失性存儲(chǔ)器控制器922、非易失性存儲(chǔ)器nvm、標(biāo)記專用易失性存儲(chǔ)器tvm、串行存在檢測(cè)芯片及所述多個(gè)數(shù)據(jù)緩沖器db。為便于說(shuō)明起見(jiàn)，省略了對(duì)上述元件的詳細(xì)說(shuō)明。在實(shí)施例中，圖24所示的非易失性存儲(chǔ)器模塊900可具有負(fù)載降低雙列直插存儲(chǔ)器模塊結(jié)構(gòu)。不同于圖23所示的非易失性存儲(chǔ)器模塊800，圖24所示的非易失性存儲(chǔ)器模塊900可經(jīng)由一個(gè)非易失性存儲(chǔ)器控制器922來(lái)控制非易失性存儲(chǔ)器nvm。也就是說(shuō)，所述多個(gè)易失性存儲(chǔ)器vm中的每一者被配置成與非易失性存儲(chǔ)器控制器922共享存儲(chǔ)器數(shù)據(jù)線mdq。標(biāo)記專用易失性存儲(chǔ)器tvm被配置成與模塊控制器mc及非易失性存儲(chǔ)器控制器922共享標(biāo)記數(shù)據(jù)線tdq。如上所述，基于易失性存儲(chǔ)器命令/地址ca_v，標(biāo)記專用易失性存儲(chǔ)器tvm可存儲(chǔ)標(biāo)記“tag”或可輸出存儲(chǔ)在其中的標(biāo)記“tag”。在實(shí)施例中，圖24所示的非易失性存儲(chǔ)器模塊900可根據(jù)參照?qǐng)D3至圖19所闡述的運(yùn)行方法來(lái)運(yùn)行。圖25是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。參照?qǐng)D1及圖25，非易失性存儲(chǔ)器模塊1000可包括模塊控制器mc、多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m、第一非易失性存儲(chǔ)器控制器1022a及第二非易失性存儲(chǔ)器控制器1022b、多個(gè)非易失性存儲(chǔ)器nvm11至nvm1k及nvm21至nvm2i、標(biāo)記專用易失性存儲(chǔ)器tvm、串行存在檢測(cè)芯片、所述多個(gè)數(shù)據(jù)緩沖器db及標(biāo)記控制電路tc。為便于說(shuō)明起見(jiàn)，省略了對(duì)上述元件的說(shuō)明。在實(shí)施例中，圖25所示的非易失性存儲(chǔ)器模塊1000可具有負(fù)載降低雙列直插存儲(chǔ)器模塊結(jié)構(gòu)。不同于圖22至圖24所示的非易失性存儲(chǔ)器模塊700、非易失性存儲(chǔ)器模塊800及非易失性存儲(chǔ)器模塊900，圖25所示的非易失性存儲(chǔ)器模塊1000可進(jìn)一步包括標(biāo)記控制電路tc。所述控制電路tc被配置成與標(biāo)記專用易失性存儲(chǔ)器tvm共享標(biāo)記數(shù)據(jù)線tdq。也就是說(shuō)，標(biāo)記控制電路tc可經(jīng)由標(biāo)記數(shù)據(jù)線tdq從標(biāo)記專用易失性存儲(chǔ)器tvm接收標(biāo)記“tag”或經(jīng)由標(biāo)記數(shù)據(jù)線tdq將標(biāo)記“tag”發(fā)送至標(biāo)記專用易失性存儲(chǔ)器tvm。模塊控制器mc可控制標(biāo)記控制電路tc以判斷是否產(chǎn)生高速緩存命中或高速緩存未命中，且標(biāo)記控制電路tc可輸出判斷結(jié)果作為高速緩存信息info。舉例來(lái)說(shuō)，標(biāo)記控制電路tc可在模塊控制器mc的控制下從標(biāo)記專用易失性存儲(chǔ)器tvm接收標(biāo)記“tag”。標(biāo)記控制電路tc可通過(guò)將來(lái)自模塊控制器mc的標(biāo)記“tag”(或地址add)與來(lái)自標(biāo)記專用易失性存儲(chǔ)器tvm的標(biāo)記“tag”進(jìn)行比較來(lái)判斷是否產(chǎn)生高速緩存未命中或高速緩存命中。在實(shí)施例中，標(biāo)記控制電路tc可在軟件或硬件中進(jìn)行實(shí)作，且標(biāo)記控制電路tc可包含在模塊控制器mc中或可包含在第一非易失性存儲(chǔ)器控制器1022a及第二非易失性存儲(chǔ)器控制器1022b中的每一者中。在實(shí)施例中，圖25所示的非易失性存儲(chǔ)器模塊1000可根據(jù)參照?qǐng)D3至圖19闡述的運(yùn)行方法來(lái)運(yùn)行。圖26是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。參照?qǐng)D26，非易失性存儲(chǔ)器模塊1100包括模塊控制器mc、所述多個(gè)異質(zhì)存儲(chǔ)器hmd、標(biāo)記專用易失性存儲(chǔ)器tvm及串行存在檢測(cè)芯片。為便于說(shuō)明起見(jiàn)，省略了對(duì)上述元件的詳細(xì)說(shuō)明。不同于圖22所示的非易失性存儲(chǔ)器模塊700，圖26中所示的非易失性存儲(chǔ)器模塊1100不包括多個(gè)數(shù)據(jù)緩沖器。也就是說(shuō)，非易失性存儲(chǔ)器模塊1100可具有帶寄存器的雙列直插存儲(chǔ)器模塊(registereddimm，rdimm)結(jié)構(gòu)。所述多個(gè)異質(zhì)存儲(chǔ)器hmd中的每一者與數(shù)據(jù)線dq直接連接。在實(shí)施例中，在所述多個(gè)異質(zhì)存儲(chǔ)器hmd中的每一者中，控制非易失性存儲(chǔ)器及易失性存儲(chǔ)器的非易失性存儲(chǔ)器控制器可被配置成共享數(shù)據(jù)線dq。在實(shí)施例中，處理器101(參照?qǐng)D1)可從非易失性存儲(chǔ)器模塊1100的串行存在檢測(cè)芯片接收裝置信息di且可基于所接收的裝置信息di控制非易失性存儲(chǔ)器模塊1100。在這種情形中，裝置信息di可包括非易失性存儲(chǔ)器模塊1100的上述運(yùn)行信息(例如讀取延遲rl及寫(xiě)入延遲wl)。也就是說(shuō)，即使包含在每一異質(zhì)存儲(chǔ)器裝置hmd中的易失性存儲(chǔ)器及非易失性存儲(chǔ)器控制器共享數(shù)據(jù)線dq且經(jīng)由與處理器101的請(qǐng)求獨(dú)立的數(shù)據(jù)線dq來(lái)彼此交換數(shù)據(jù)，由于處理器101基于所述裝置信息控制非易失性存儲(chǔ)器模塊1100，因此處理器101也可對(duì)非易失性存儲(chǔ)器模塊1100正常地執(zhí)行讀取操作或?qū)懭氩僮?。在?shí)施例中，圖26所示的非易失性存儲(chǔ)器模塊1100可根據(jù)參照?qǐng)D3至圖19闡述的運(yùn)行方法來(lái)運(yùn)行。圖27是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。參照?qǐng)D27，非易失性存儲(chǔ)器模塊1200包括模塊控制器mc、所述多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m、第一非易失性存儲(chǔ)器控制器1222a及第二非易失性存儲(chǔ)器控制器1222b、所述多個(gè)非易失性存儲(chǔ)器nvm11至nvm1k及nvm21至nvm2i、標(biāo)記專用易失性存儲(chǔ)器tvm及串行存在檢測(cè)芯片。為便于說(shuō)明起見(jiàn)，省略了對(duì)上述元件的詳細(xì)說(shuō)明。不同于圖23所述的非易失性存儲(chǔ)器模塊800，圖27所示的非易失性存儲(chǔ)器模塊1200可不包括多個(gè)數(shù)據(jù)緩沖器db。也就是說(shuō)，非易失性存儲(chǔ)器模塊1200可具有帶寄存器的雙列直插存儲(chǔ)器模塊結(jié)構(gòu)。在這種情形中，所述多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m中的某些易失性存儲(chǔ)器(例如，vm11至vm1n)可與第一非易失性存儲(chǔ)器控制器1222a共享數(shù)據(jù)線dq，且其余的易失性存儲(chǔ)器(例如，vm21至vm2m)可與第二非易失性存儲(chǔ)器控制器1222b共享數(shù)據(jù)線dq。如在參照?qǐng)D26給出的說(shuō)明中一樣，即使數(shù)據(jù)線dq由所述多個(gè)易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m與第一非易失性存儲(chǔ)器控制器1222a及第二非易失性存儲(chǔ)器控制器1222b共享，由于處理器101基于來(lái)自串行存在檢測(cè)芯片的裝置信息di運(yùn)行，因此處理器101也可正常地控制非易失性存儲(chǔ)器模塊，而不管易失性存儲(chǔ)器vm11至vm1n及vm21至vm2m與第一非易失性存儲(chǔ)器控制器1222a及第二非易失性存儲(chǔ)器控制器1222b之間的數(shù)據(jù)交換如何。在實(shí)施例中，圖27所示的非易失性存儲(chǔ)器模塊1200可根據(jù)參照?qǐng)D3至圖19闡述的運(yùn)行方法來(lái)運(yùn)行。圖28是說(shuō)明根據(jù)本發(fā)明概念的另一實(shí)施例的圖1所示非易失性存儲(chǔ)器模塊的方塊圖。參照?qǐng)D28，非易失性存儲(chǔ)器模塊1300包括模塊控制器mc、多個(gè)易失性存儲(chǔ)器vm、非易失性存儲(chǔ)器控制器1322、非易失性存儲(chǔ)器nvm、標(biāo)記專用易失性存儲(chǔ)器tvm及串行存在檢測(cè)芯片。為便于說(shuō)明起見(jiàn)，省略了對(duì)上述元件的詳細(xì)說(shuō)明。不同于圖24所示的非易失性存儲(chǔ)器模塊900，圖28所示的非易失性存儲(chǔ)器模塊1300可不包括多個(gè)數(shù)據(jù)緩沖器db。也就是說(shuō)，非易失性存儲(chǔ)器模塊1300可具有帶寄存器的雙列直插存儲(chǔ)器模塊結(jié)構(gòu)。所述多個(gè)易失性存儲(chǔ)器vm被配置成與非易失性存儲(chǔ)器控制器1322共享數(shù)據(jù)線dq。如上所述，由于處理器101基于來(lái)自串行存在檢測(cè)芯片的裝置信息di運(yùn)行，因此處理器101可正常地控制非易失性存儲(chǔ)器模塊1300，而不管所述多個(gè)易失性存儲(chǔ)器vm與非易失性存儲(chǔ)器控制器1322之間的數(shù)據(jù)交換如何。上述非易失性存儲(chǔ)器模塊僅為實(shí)例，且實(shí)施例并不僅限于此?？蓪?duì)根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊進(jìn)行各種組合或修改。圖29是說(shuō)明根據(jù)本發(fā)明概念的包含在非易失性存儲(chǔ)器模塊中的非易失性存儲(chǔ)器的方塊圖。參照?qǐng)D29，非易失性存儲(chǔ)器1400可包括存儲(chǔ)器胞元陣列1410、地址解碼器1420、控制邏輯電路1430、頁(yè)緩沖器1440及輸入/輸出電路1450。存儲(chǔ)器胞元陣列1410包括各自具有多個(gè)存儲(chǔ)器胞元的多個(gè)存儲(chǔ)器區(qū)塊。所述多個(gè)存儲(chǔ)器胞元可與多條字線wl連接。每一存儲(chǔ)器胞元可為存儲(chǔ)一個(gè)位的單電平胞元(singlelevelcell，slc)或存儲(chǔ)至少兩個(gè)位的多電平胞元(multi-levelcell，mlc)。地址解碼器1420可從非易失性存儲(chǔ)器控制器122(參照?qǐng)D2)接收并解碼地址addr。在實(shí)施例中，從非易失性存儲(chǔ)器控制器122接收的地址addr可為指示非易失性存儲(chǔ)器1400的存儲(chǔ)區(qū)的實(shí)體位置的實(shí)體地址。地址解碼器1420可基于經(jīng)解碼的地址來(lái)選擇字線wl中的至少一者且可驅(qū)動(dòng)所選擇的字線的電壓。控制邏輯電路1430可響應(yīng)于從非易失性存儲(chǔ)器控制器122(參照?qǐng)D2)接收的命令cmd及控制邏輯ctrl來(lái)控制地址解碼器1420、頁(yè)緩沖器1440及輸入/輸出電路1450。頁(yè)緩沖器1440經(jīng)由多條位線bl與存儲(chǔ)器胞元陣列1410連接且經(jīng)由多條數(shù)據(jù)線dl與輸入/輸出電路1450連接。頁(yè)緩沖器1440可通過(guò)感測(cè)所述多條位線bl的電壓來(lái)對(duì)存儲(chǔ)在存儲(chǔ)器胞元陣列1410中的數(shù)據(jù)進(jìn)行存儲(chǔ)。作為另外一種選擇，頁(yè)緩沖器1440可基于經(jīng)由所述多條數(shù)據(jù)線dl接收的數(shù)據(jù)來(lái)調(diào)整所述多條位線bl的電壓。在控制邏輯電路1430的控制下，輸入/輸出電路1450可從非易失性存儲(chǔ)器控制器122(參照?qǐng)D2)接收數(shù)據(jù)且可將所接收的數(shù)據(jù)發(fā)送至頁(yè)緩沖器1440。作為另外一種選擇，輸入/輸出電路1450可從頁(yè)緩沖器1440接收數(shù)據(jù)且可將所接收的數(shù)據(jù)發(fā)送至非易失性存儲(chǔ)器控制器122。在實(shí)施例中，非易失性存儲(chǔ)器控制器122可基于來(lái)自模塊控制器110(參照?qǐng)D2)的非易失性存儲(chǔ)器命令/地址ca_n來(lái)產(chǎn)生地址addr、命令cmd及控制信號(hào)ctrl。圖30是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例相變存儲(chǔ)器裝置的胞元結(jié)構(gòu)及物理特性的視圖，其作為非易失性存儲(chǔ)器裝置的實(shí)例。參照?qǐng)D30，存儲(chǔ)器胞元1500包括可變電阻器及存取晶體管nt?？勺冸娮杵饔身旊姌O1510、相變材料1520、接觸插塞1530及底電極1540構(gòu)成。頂電極1510連接至位線bl。底電極1540連接在接觸插塞1530與存取晶體管nt之間。接觸插塞1530由導(dǎo)電材料(例如，氮化鈦)形成且也被叫做“加熱器插塞”。相變材料1520位于頂電極1510與接觸插塞1530之間。相變材料1520的相位可根據(jù)所提供的電流脈沖的幅值、持續(xù)時(shí)間、下降時(shí)間等而變化。與“置位”或“復(fù)位”對(duì)應(yīng)的相變材料1520的相位由如圖30中所示的非晶體積2150來(lái)確定。一般來(lái)說(shuō)，非晶相與結(jié)晶相分別對(duì)應(yīng)于復(fù)位相及置位相。隨著相變材料1520的相位從非晶相前進(jìn)至結(jié)晶相，非晶體積減小。相變材料1520具有根據(jù)所形成的非晶體積2150而變化的電阻。也就是說(shuō)，所寫(xiě)入數(shù)據(jù)的值是基于根據(jù)不同電流脈沖所形成的相變材料1520的非晶體積2150來(lái)確定。圖31至圖32是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的包含在非易失性存儲(chǔ)器中的存儲(chǔ)器胞元的視圖。在圖31中示出自旋轉(zhuǎn)移矩磁性隨機(jī)存取存儲(chǔ)器(spin-transfertorquemagneticrandomaccessmemory，stt-mram)的三維胞元結(jié)構(gòu)。將參照?qǐng)D32闡述磁阻式隨機(jī)存取存儲(chǔ)器的胞元結(jié)構(gòu)。在圖31中示出自旋轉(zhuǎn)移矩磁性隨機(jī)存取存儲(chǔ)器的存儲(chǔ)器胞元1600。存儲(chǔ)器胞元1600可包括磁性隧道結(jié)(magnetictunneljunction，mtj)元件1610及胞元晶體管(celltransistor，ct)1620。字線wl0與胞元晶體管1620的門(mén)極連接。胞元晶體管1620的第一端經(jīng)由磁性隧道結(jié)元件1610與位線bl0連接。胞元晶體管1620的第二端連接至源極線sl0。磁性隧道結(jié)元件1610可包括固定層(pinnedlayer)1613、自由層1611及夾置在其之間的隧道層1612。固定層1613的磁化方向可為固定的，且自由層1611的磁化方向在一定條件下可與所述固定層的磁化方向相同或相反。存儲(chǔ)器胞元1600可進(jìn)一步包括例如反鐵磁性層(未示出)以對(duì)固定層1613的磁化方向進(jìn)行固定。為了在存儲(chǔ)器胞元1600中寫(xiě)入數(shù)據(jù)，通過(guò)對(duì)字線wl0施加電壓來(lái)接通胞元晶體管1620，且在位線bl0與源極線sl0之間施加寫(xiě)入電流。為了從存儲(chǔ)器胞元1600讀取數(shù)據(jù)，通過(guò)對(duì)字線wl0施加電壓來(lái)接通胞元晶體管1620，且在從位線bl0至源極線sl0的方向上施加讀取電流。在這種情形中，存儲(chǔ)在存儲(chǔ)器胞元1600中的數(shù)據(jù)根據(jù)在上述條件下測(cè)量的電阻值來(lái)確定。圖32是說(shuō)明磁阻式存儲(chǔ)器裝置的存儲(chǔ)器胞元1700的電路圖。參照?qǐng)D32，磁阻式存儲(chǔ)器裝置的存儲(chǔ)器胞元1700包括可變電阻元件(rv)1710及選擇元件(str)1720?？勺冸娮柙?710包括用于存儲(chǔ)數(shù)據(jù)的可變電阻材料?；谧志€wl的電壓，選擇元件1720對(duì)可變電阻元件1710供應(yīng)電流或阻擋對(duì)可變電阻元件1710供應(yīng)的電流。選擇元件1720如圖32所示由nmos晶體管進(jìn)行實(shí)作。然而，選擇元件1720可由例如pmos晶體管及二極管等開(kāi)關(guān)元件中的一者進(jìn)行實(shí)作?？勺冸娮柙?710包括一對(duì)電極1711及1713以及形成在所述一對(duì)電極之間的數(shù)據(jù)存儲(chǔ)膜1712。數(shù)據(jù)存儲(chǔ)膜1712可由雙極電阻存儲(chǔ)材料或單極電阻存儲(chǔ)材料形成。雙極電阻存儲(chǔ)材料被脈沖極性編程為置位狀態(tài)或復(fù)位狀態(tài)。單極電阻存儲(chǔ)材料可被同一脈沖極性編程為置位狀態(tài)或復(fù)位狀態(tài)。單極電阻存儲(chǔ)材料包括單種過(guò)渡金屬氧化物(例如氧化鎳(niox)或氮化鈦(tiox))。雙極電阻存儲(chǔ)材料包括鈣鈦礦系材料。將自旋轉(zhuǎn)移矩磁性隨機(jī)存取存儲(chǔ)器及電阻式隨機(jī)存取存儲(chǔ)器闡述為包含在非易失性存儲(chǔ)器中的存儲(chǔ)器胞元的實(shí)例。然而，應(yīng)理解，根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器的存儲(chǔ)器胞元并不僅限于此。也就是說(shuō)，非易失性存儲(chǔ)器的存儲(chǔ)器胞元可以閃速存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器、磁性隨機(jī)存取存儲(chǔ)器或鐵電隨機(jī)存取存儲(chǔ)器(fram)中的一者的形式提供。圖33是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的非易失性存儲(chǔ)器模塊的易失性存儲(chǔ)器的方塊圖。參照?qǐng)D33，易失性存儲(chǔ)器1800可包括存儲(chǔ)器胞元陣列1810、地址緩沖器1820、行解碼器(x-解碼器)1830、列解碼器(y-解碼器)1840、讀出放大器及寫(xiě)入驅(qū)動(dòng)器1850及輸入/輸出電路1860。存儲(chǔ)器胞元陣列1810可包括與多條字線wl及多條位線bl連接的多個(gè)存儲(chǔ)器胞元。所述多個(gè)存儲(chǔ)器胞元可分別位于所述字線與所述位線的交叉點(diǎn)處。在實(shí)施例中，所述多個(gè)存儲(chǔ)器胞元中的每一者可包括存儲(chǔ)電容器及存取晶體管。地址緩沖器1820可從模塊控制器110(參照?qǐng)D2)接收并臨時(shí)存儲(chǔ)地址add。在實(shí)施例中，地址緩沖器1820可對(duì)x-解碼器1830提供所接收地址add的行地址add_row且可對(duì)y-解碼器1840提供所接收地址add的列地址add_col。x-解碼器1830經(jīng)由位線bl與存儲(chǔ)器胞元陣列1810連接。x-解碼器1830可響應(yīng)于來(lái)自模塊控制器110的行地址選通信號(hào)ras來(lái)激活所述多條字線wl中的對(duì)應(yīng)于行地址add_row的至少一者。y-解碼器1840可從地址緩沖器1820接收列地址add_col。當(dāng)接收到列地址選通信號(hào)cas時(shí)，y-解碼器1840可基于列地址add_col控制讀出放大器及寫(xiě)入驅(qū)動(dòng)器1850。讀出放大器及寫(xiě)入驅(qū)動(dòng)器1850經(jīng)由所述多條位線bl與存儲(chǔ)器胞元陣列1810連接。讀出放大器及寫(xiě)入驅(qū)動(dòng)器1850可感測(cè)每一位線的電壓變化。作為另外一種選擇，讀出放大器及寫(xiě)入驅(qū)動(dòng)器1850可基于從輸入/輸出電路1860接收的數(shù)據(jù)來(lái)調(diào)整所述多條位線的電壓。輸入/輸出電路1860可從讀出放大器及寫(xiě)入驅(qū)動(dòng)器1850接收數(shù)據(jù)且可經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq(或數(shù)據(jù)線dq)輸出所接收的數(shù)據(jù)。作為另外一種選擇，輸入/輸出電路1860可經(jīng)由存儲(chǔ)器數(shù)據(jù)線mdq(或數(shù)據(jù)線dq)接收數(shù)據(jù)且可對(duì)讀出放大器及寫(xiě)入驅(qū)動(dòng)器1850提供所接收的數(shù)據(jù)。在實(shí)施例中，地址add可為包含在從模塊控制器110(參照?qǐng)D2)提供的易失性存儲(chǔ)器命令/地址ca_v中的地址。行地址選通信號(hào)ras及列地址選通信號(hào)cas可為包含在從模塊控制器110提供的易失性存儲(chǔ)器命令/地址ca_v中的信號(hào)。圖34是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的應(yīng)用非易失性存儲(chǔ)器模塊的用戶系統(tǒng)的方塊圖。參照?qǐng)D34，用戶系統(tǒng)3000可包括處理器3001及多個(gè)存儲(chǔ)器3110至存儲(chǔ)器3140。處理器3001可包括存儲(chǔ)器控制器3002。存儲(chǔ)器控制器3002可經(jīng)由一條總線3003與存儲(chǔ)器3110及存儲(chǔ)器3140進(jìn)行通信。在實(shí)施例中，總線3003可包括分別與所述多個(gè)存儲(chǔ)器3110至存儲(chǔ)器3140連接的專用總線或由所述多個(gè)存儲(chǔ)器3110至存儲(chǔ)器3140共享的共享總線。在實(shí)施例中，總線3003可包括參照?qǐng)D1至圖34闡述的數(shù)據(jù)線dq、存儲(chǔ)器數(shù)據(jù)線mdq及標(biāo)記數(shù)據(jù)線tdq中的至少一者。在實(shí)施例中，所述多個(gè)存儲(chǔ)器3110至存儲(chǔ)器3140中的至少某些存儲(chǔ)器可為參照?qǐng)D1至圖34闡述的非易失性存儲(chǔ)器模塊或可根據(jù)參照?qǐng)D1至圖34闡述的運(yùn)行方法來(lái)運(yùn)行。作為另外一種選擇，所述多個(gè)存儲(chǔ)器模塊3110至存儲(chǔ)器模塊3140中的至少某些存儲(chǔ)器模塊中的每一者可包括非易失性存儲(chǔ)器，且其其余存儲(chǔ)器模塊中的每一者可包括易失性存儲(chǔ)器。包括易失性存儲(chǔ)器的存儲(chǔ)器模塊可被用作包括非易失性存儲(chǔ)器的存儲(chǔ)器模塊的高速緩存存儲(chǔ)器。也就是說(shuō)，如參照?qǐng)D1至圖34所闡述，所述多個(gè)存儲(chǔ)器模塊3110至存儲(chǔ)器模塊3140中的某些存儲(chǔ)器模塊可被用作用戶系統(tǒng)3000的主存儲(chǔ)器，且其其余存儲(chǔ)器模塊可被用作高速緩存存儲(chǔ)器。被用作高速緩存存儲(chǔ)器的存儲(chǔ)器中的每一者可為參照?qǐng)D1至圖33闡述的易失性存儲(chǔ)器或可與參照?qǐng)D1至圖33闡述的易失性存儲(chǔ)器相同的方式運(yùn)行。在實(shí)施例中，存儲(chǔ)器控制器3002可為存儲(chǔ)器控制器或參照?qǐng)D1至圖33闡述的控制器或可與參照?qǐng)D1至圖33闡述的存儲(chǔ)器控制器相同的方式運(yùn)行。圖35是說(shuō)明根據(jù)本發(fā)明概念實(shí)施例的應(yīng)用非易失性存儲(chǔ)器系統(tǒng)的服務(wù)器系統(tǒng)的視圖。參照?qǐng)D34，服務(wù)器系統(tǒng)2000可包括多個(gè)服務(wù)器機(jī)架2100。服務(wù)器機(jī)架2100中的每一者可包括多個(gè)非易失性存儲(chǔ)器模塊2200。非易失性存儲(chǔ)器模塊2200可與分別包含在服務(wù)器機(jī)架2100中的處理器直接連接。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器模塊2200可具有雙列直插存儲(chǔ)器模塊的形式且可安裝在與處理器電連接的雙列直插存儲(chǔ)器模塊插口上以與所述處理器進(jìn)行通信。在實(shí)施例中，非易失性存儲(chǔ)器模塊2200可被用作服務(wù)器系統(tǒng)2000的存儲(chǔ)器。在實(shí)施例中，所述多個(gè)非易失性存儲(chǔ)器模塊2200中的每一者可為參照?qǐng)D1至圖33闡述的非易失性存儲(chǔ)器模塊或可根據(jù)參照?qǐng)D1至圖33闡述的運(yùn)行方法運(yùn)行。盡管已參照示例性實(shí)施例闡述了本發(fā)明概念，但對(duì)所屬領(lǐng)域中的技術(shù)人員將顯而易見(jiàn)，在不背離本發(fā)明概念的精神及范圍的條件下，可作出各種改變及修改。因此，應(yīng)理解，上述實(shí)施例并非限制性的、而是說(shuō)明性的。當(dāng)前第1頁(yè)12當(dāng)前第1頁(yè)12