本發(fā)明涉及信息安全技術(shù)領(lǐng)域，具體而言，涉及一種偽隨機序列產(chǎn)生方法及裝置。

背景技術(shù)：

美國氣象學(xué)家Lorenz發(fā)現(xiàn)混沌以來，人們對這一非線性動力學(xué)系統(tǒng)的特殊現(xiàn)象的研究就一直在持續(xù)。近年來，各種新混沌系統(tǒng)不斷地被發(fā)現(xiàn)和提出，使人們對混沌系統(tǒng)有了更深入的認識，進一步豐富和完善了混沌理論，從而為各種混沌理論在信息、通信等領(lǐng)域的應(yīng)用奠定了基礎(chǔ)。混沌的研究向著更深入更有價值的方向不斷的前進著，在不同的領(lǐng)域發(fā)揮出越來越重要的作用。

超混沌是一種特殊的混沌系統(tǒng)，通常有兩個或兩個以上正的Lyapunov指數(shù)的混沌系統(tǒng)稱為超混沌系統(tǒng)。正的Lyapunov指數(shù)越多，運動軌跡越復(fù)雜，系統(tǒng)軌道的不穩(wěn)定方向越多，系統(tǒng)的隨機性越強，其產(chǎn)生的偽隨機序列抗破譯能力越高。

偽隨機序列也被稱為偽隨機碼，它的結(jié)構(gòu)可以預(yù)先確定，可重復(fù)產(chǎn)生和復(fù)制。偽隨機序列一般可以利用移位寄存器網(wǎng)絡(luò)產(chǎn)生，該網(wǎng)絡(luò)由R級串聯(lián)雙態(tài)器件移位脈沖產(chǎn)生器和模二加法器組成。該網(wǎng)絡(luò)可以產(chǎn)生碼長為15的偽隨機序列。雖然該方法產(chǎn)生偽隨機序列實現(xiàn)簡單，但是這種方法存在著產(chǎn)生的偽隨機序列長度短的問題。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明實施例的目的在于提供一種偽隨機序列產(chǎn)生方法及裝置，以改善上述問題。為了實現(xiàn)上述目的，本發(fā)明采取的技術(shù)方案如下：

第一方面，本發(fā)明實施例提供了一種偽隨機序列產(chǎn)生方法，所述方法包括：獲取四維超混沌系統(tǒng)，采用Euler算法將所述四維超混沌系統(tǒng)離散化，獲取所述四維超混沌系統(tǒng)的輸入值x(i)、y(i)、z(i)、w(i)，i為正整數(shù)；將所述輸入值x(i)、y(i)、z(i)、w(i)帶入所述離散化后的四維超混沌系統(tǒng)進行迭代運算，得到所述四維超混沌系統(tǒng)的輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；將所述輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754標準的尾數(shù)進行相加，得到初始序列p(i+1)；獲取所述初始序列p(i+1)的后8位的奇數(shù)位的值，作為第i個4位偽隨機序列參數(shù)；基于以上步驟，隨著i的增加，獲得i個4位偽隨機序列參數(shù)，將所述i個4位偽隨機序列參數(shù)依次排列并得到長度為4×i的偽隨機序列。

第二方面，本發(fā)明實施例提供了一種偽隨機序列產(chǎn)生裝置，所述裝置包括離散單元，用于獲取四維超混沌系統(tǒng)，采用Euler算法將所述四維超混沌系統(tǒng)離散化；第一獲取單元，用于獲取所述四維超混沌系統(tǒng)的輸入值x(i)、y(i)、z(i)、w(i)，i為正整數(shù)；第一計算單元，用于將所述輸入值x(i)、y(i)、z(i)、w(i)帶入所述離散化后的四維超混沌系統(tǒng)進行迭代運算，得到所述四維超混沌系統(tǒng)的輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；第二計算單元，用于將所述輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754標準的尾數(shù)進行相加，得到初始序列p(i+1)；第二獲取單元，用于獲取所述初始序列p(i+1)的后8位的奇數(shù)位的值，作為第i個4位偽隨機序列參數(shù)；序列獲得單元，用于基于以上步驟，隨著i的增加，獲得i個4位偽隨機序列參數(shù)，將所述i個4位偽隨機序列參數(shù)依次排列并得到長度為4×i的偽隨機序列。

本發(fā)明實施例提供了一種偽隨機序列產(chǎn)生方法及裝置，所述方法包括獲取四維超混沌系統(tǒng)，采用Euler算法將所述四維超混沌系統(tǒng)離散化，獲取所述四維超混沌系統(tǒng)的輸入值x(i)、y(i)、z(i)、w(i)，i為正整數(shù)；將所述輸入值x(i)、y(i)、z(i)、w(i)帶入所述離散化后的四維超混沌系統(tǒng)進行迭代運算，得到所述四維超混沌系統(tǒng)的輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；將所述輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754標準的尾數(shù)進行相加，得到初始序列p(i+1)；獲取所述初始序列p(i+1)的后8位的奇數(shù)位的值，作為第i個4位偽隨機序列參數(shù)；基于以上步驟，隨著i的增加，獲得i個4位偽隨機序列參數(shù)，將所述i個4位偽隨機序列參數(shù)依次排列并得到長度為4×i的偽隨機序列，以此得到滿足用戶設(shè)定長度的偽隨機序列，改善現(xiàn)有技術(shù)中產(chǎn)生的偽隨機序列長度短的問題。

本發(fā)明的其他特征和優(yōu)點將在隨后的說明書闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發(fā)明實施例了解。本發(fā)明的目的和其他優(yōu)點可通過在所寫的說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例中所需要使用的附圖作簡單地介紹，應(yīng)當理解，以下附圖僅示出了本發(fā)明的某些實施例，因此不應(yīng)被看作是對范圍的限定，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他相關(guān)的附圖。

圖1為一種可應(yīng)用于本申請實施例中的電子設(shè)備的結(jié)構(gòu)框圖；

圖2為本發(fā)明第一實施例提供的偽隨機序列產(chǎn)生方法的流程圖；

圖3為本發(fā)明第一實施例提供的超混沌吸引子相圖軌跡示意圖；

圖4為本發(fā)明第一實施例提供的所述四維超混沌系統(tǒng)的Lyapunov指數(shù)圖譜示意圖；

圖5為本發(fā)明第一實施例提供的NIST的16種偽隨機序列檢測結(jié)果示意圖；

圖6為本發(fā)明第二實施例提供的一種偽隨機序列產(chǎn)生裝置的結(jié)構(gòu)框圖；

圖7為本發(fā)明第二實施例提供的另一種偽隨機序列產(chǎn)生裝置的結(jié)構(gòu)框圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。通常在此處附圖中描述和示出的本發(fā)明實施例的組件可以以各種不同的配置來布置和設(shè)計。因此，以下對在附圖中提供的本發(fā)明的實施例的詳細描述并非旨在限制要求保護的本發(fā)明的范圍，而是僅僅表示本發(fā)明的選定實施例?；诒景l(fā)明的實施例，本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

應(yīng)注意到：相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步定義和解釋。同時，在本發(fā)明的描述中，術(shù)語“第一”、“第二”等僅用于區(qū)分描述，而不能理解為指示或暗示相對重要性。

請參閱圖1，圖1示出了一種可應(yīng)用于本申請實施例中的電子設(shè)備100的結(jié)構(gòu)框圖。該電子設(shè)備100可以作為用戶終端，也可以是計算機或服務(wù)器，所述用戶終端可以為手機或平板電腦。如圖1所示，電子設(shè)備100可以包括存儲器110、存儲控制器111、處理器112和偽隨機序列產(chǎn)生裝置。

存儲器110、存儲控制器111、處理器112各元件之間直接或間接地電連接，以實現(xiàn)數(shù)據(jù)的傳輸或交互。例如，這些元件之間可以通過一條或多條通訊總線或信號總線實現(xiàn)電連接。偽隨機序列產(chǎn)生方法分別包括至少一個可以以軟件或固件(firmware)的形式存儲于存儲器110中的軟件功能模塊，例如所述偽隨機序列產(chǎn)生裝置包括的軟件功能模塊或計算機程序。

存儲器110可以存儲各種軟件程序以及模塊，如本發(fā)明實施例提供的偽隨機序列產(chǎn)生方法及裝置對應(yīng)的程序指令/模塊。處理器112通過運行存儲在存儲器110中的軟件程序以及模塊，從而執(zhí)行各種功能應(yīng)用以及數(shù)據(jù)處理，即實現(xiàn)本發(fā)明實施例中的偽隨機序列產(chǎn)生方法。存儲器110可以包括但不限于隨機存取存儲器(Random Access Memory，RAM)，只讀存儲器(Read Only Memory，ROM)，可編程只讀存儲器(Programmable Read-Only Memory，PROM)，可擦除只讀存儲器(Erasable Programmable Read-Only Memory，EPROM)，電可擦除只讀存儲器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。

處理器112可以是一種集成電路芯片，具有信號處理能力。上述處理器可以是通用處理器，包括中央處理器(Central Processing Unit，簡稱CPU)、網(wǎng)絡(luò)處理器(Network Processor，簡稱NP)等；還可以是數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)成可編程門陣列(FPGA)或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件。其可以實現(xiàn)或者執(zhí)行本申請實施例中的公開的各方法、步驟及邏輯框圖。通用處理器可以是微處理器或者該處理器也可以是任何常規(guī)的處理器等。

第一實施例

請參照圖2，本發(fā)明實施例提供了一種偽隨機序列產(chǎn)生方法，所述方法包括：

步驟S200：獲取四維超混沌系統(tǒng)，采用Euler算法將所述四維超混沌系統(tǒng)離散化，

所述四維超混沌系統(tǒng)的無量綱方程為：

所述方程(1)中，a、b、c、d是常數(shù)；a、b、c、d選取不同的值會產(chǎn)生不同的非線性現(xiàn)象。

作為一種實施方式，當a＝10，b＝15，c＝5.8，d＝11時，所述四維超混沌系統(tǒng)呈現(xiàn)超混沌狀態(tài)。其產(chǎn)生的超混沌吸引子相圖軌跡如圖3所示，可知所述四維超混沌系統(tǒng)存在典型的超混沌吸引子。其中A1表示x-y平面；A2表示y-z平面；A3表示w-z平面；A4表示y-z-w三維。從A1、A2、A3、A4可以看見吸引子在不同投射面下的形狀。

Lyapunov指數(shù)表征了系統(tǒng)在相空間中相鄰軌道間相互排斥和吸引的特征值，是衡量系統(tǒng)動力學(xué)特征的一個重要指標。對于所述四維超混沌系統(tǒng)的無量綱方程(1)中，當a＝10，b＝15，c＝5.8，d＝11時，利用雅克比矩陣法計算出Lyapunov指數(shù)圖譜如圖4所示。由圖4所知，橫坐標表示時間，單位為秒，縱坐標表示Lyapunov指數(shù)，L1表示第一Lyapunov指數(shù)圖譜，L2表示第二Lyapunov指數(shù)圖譜，L3表示第三Lyapunov指數(shù)圖譜，L4表示第四Lyapunov指數(shù)圖譜，可以得到L1、L2、L3、L4的Lyapunov指數(shù)均趨于時間收斂。當取時間t＝2000s時，有兩個正的指數(shù)，一個零指數(shù)，一個負的指數(shù)，分別為l₁＝0.6253，l₂＝0.2843，l₃＝-0.0040，l₄＝-6.1055。l₃＝-0.0040趨近于0，l₁＝0.6253，l₂＝0.2843的指數(shù)值都大于0，是兩個正指數(shù)，說明此四維超混沌系統(tǒng)是一個超混沌系統(tǒng)。

基于所述四維超混沌系統(tǒng)，采用Euler算法將所述四維超混沌系統(tǒng)離散化。獲得所述離散化后的四維超混沌系統(tǒng)對應(yīng)的差分方程(2)為：

其中，a、b、c、d是常數(shù)，ΔT為離散取樣時間。

作為一種實施方式，設(shè)定a＝10，b＝15，c＝5.8，d＝11，ΔT＝0.001。利用FPGA技術(shù)可以實現(xiàn)超混沌系統(tǒng)，以保證混沌吸引子的穩(wěn)定可靠。在本實施例中，采用FPGA中的硬件描述語言Verilog HDL來實現(xiàn)上述四維超混沌系統(tǒng)。

步驟S210：獲取所述四維超混沌系統(tǒng)的輸入值x(i)、y(i)、z(i)、w(i)，i為正整數(shù)；

在本實施例中，可以設(shè)置i＝1，輸入值x(1)＝1、y(1)＝10、z(1)＝100、w(1)＝1。

步驟S220：將所述輸入值x(i)、y(i)、z(i)、w(i)帶入所述離散化后的所述四維超混沌系統(tǒng)進行迭代運算，得到所述四維超混沌系統(tǒng)的輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；

具體地，將所述輸入值x(i)、y(i)、z(i)、w(i)帶入所述差分方程(2)中進行迭代運算，得到所述四維超混沌系統(tǒng)的輸出值x(i+1)、y(i+1、zi+1、w(+1)。

在本實施例中，將所述差分方程(2)中的n替換為i，設(shè)置i＝1，輸入值x(1)＝1、y(1)＝10、z(1)＝100、w(1)＝1帶入到差分方程(2)中，可以得到輸出值x(2)、y(2)、z(2)、w(2)。

步驟S230：將所述輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754標準的尾數(shù)進行相加，得到初始序列p(i+1)；

作為一種實施方式，所述IEEE-754標準為IEEE-754單精度標準。根據(jù)IEEE-754單精度標準，單精度浮點數(shù)用4字節(jié)存儲，1位符號位，8位階碼位，23位尾數(shù)位。將所述輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754單精度標準的23位尾數(shù)進行相加，得到初始序列p(i+1)。在本實施例中，將得到的輸出值x(2)、y(2)、z(2)、w(2)均轉(zhuǎn)換為IEEE-754單精度標準，再將各自轉(zhuǎn)換為IEEE-754單精度標準后的23位尾數(shù)相加，得到初始序列p(2)。

步驟S240：獲取所述初始序列p(i+1)的后8位的奇數(shù)位的值，作為第i個4位偽隨機序列參數(shù)；

例如，獲取所述初始序列p(2)的后8位的奇數(shù)位的值，作為第1個4位偽隨機序列參數(shù)，保存至寄存器中。

步驟S250：基于以上步驟，隨著i的增加，獲得i個4位偽隨機序列參數(shù)，將所述i個4位偽隨機序列參數(shù)依次排列并得到長度為4×i的偽隨機序列。

具體地，當i小于期望得到的長度為4×n的偽隨機序列中的n時，i的值增加1，重復(fù)上述的步驟S220-步驟S240；

直到i等于期望得到的長度為4×n的偽隨機序列中的n時，i的值將不再增加，得到長度為4×n的偽隨機序列。可以產(chǎn)生長度可任意改變的偽隨機序列。例如，按照設(shè)定需要產(chǎn)生長度為18的偽隨機序列，可以設(shè)定n＝5，基于步驟S200-步驟S250，產(chǎn)生了長度為4×5＝20的偽隨機序列，可以去掉前兩位或者后兩位的值，得到長度為18的偽隨機序列。本發(fā)明產(chǎn)生的超混沌偽隨機序列生成速度快、方法簡單、隨機特性良好、有大量的自相關(guān)特性接近δ函數(shù)、互相關(guān)特性接近0、安全保密性強，能夠廣泛用于數(shù)據(jù)加密、保密通信和信息安全等。

作為一種實施方式，所述方法還可以包括獲取所述初始序列p(i+1)的后8位的偶數(shù)位的值，作為第i個4位偽隨機序列參數(shù)。

例如，獲取所述初始序列p(2)的后8位的偶數(shù)位的值，作為第1個4位偽隨機序列參數(shù)。

此外，本發(fā)明實施例還對產(chǎn)生的偽隨機序列進行了NIST測試。NIST測試由美國國家標準技術(shù)研究院(National Institute of Standards and Technology，NIST)開發(fā)。包括16項統(tǒng)計測試，每項測試的結(jié)果均以P-value表示。令顯著性水平α∈[0.001,0.01]，若P-value≥α，則該項測試通過，序列被認為幾乎是隨機的，置信度為(1-α)×100％；若P-value<，則該項測試未通過，序列不是隨機的，置信度為(1-α)×100％。測試結(jié)果如圖5所示，所述偽隨機序列產(chǎn)生方法產(chǎn)生的偽隨機序列通過了16種測試。

需要說明的是，在本實施例中，IEEE-754單精度標準的浮點加法器、浮點除法器、浮點乘法器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、寄存器和時序產(chǎn)生器等模塊可以用FPGA中的硬件描述語言Verilog HDL實現(xiàn)。優(yōu)選地，本實施例中選用ModelSim軟件實現(xiàn)Verilog HDL語言的仿真。ModelSim軟件是較為優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境。

本發(fā)明實施例提供了一種偽隨機序列產(chǎn)生方法，所述方法包括獲取四維超混沌系統(tǒng)，采用Euler算法將所述四維超混沌系統(tǒng)離散化，獲取所述四維超混沌系統(tǒng)的輸入值x(i)、y(i)、z(i)、w(i)，i為正整數(shù)；將所述輸入值x(i)、y(i)、z(i)、w(i)帶入所述離散化后的所述四維超混沌系統(tǒng)的進行迭代運算，得到所述四維超混沌系統(tǒng)的輸出值x(i+1)、y(i+1)、z(i+1、w(+1)；將所述輸出值xi+1、yi+1、zi+1、w(i+1)各自的IEEE-754標準的尾數(shù)進行相加，得到初始序列p(i+1)；獲取所述初始序列p(i+1)的后8位的奇數(shù)位的值，作為第i個4位偽隨機序列參數(shù)；基于以上步驟，隨著i的增加，獲得i個4位偽隨機序列參數(shù)，將所述i個4位偽隨機序列參數(shù)依次排列并得到長度為4×i的偽隨機序列，以此得到滿足用戶設(shè)定長度的偽隨機序列。

第二實施例

請參照圖6，本發(fā)明實施例提供了一種偽隨機序列產(chǎn)生裝置300，所述裝置300包括：

離散單元310，用于獲取四維超混沌系統(tǒng)，采用Euler算法將所述四維超混沌系統(tǒng)離散化。

所述四維超混沌系統(tǒng)的無量綱方程為：

所述方程(1)中，a、b、c、d是常數(shù)；a、b、c、d選取不同的值會產(chǎn)生不同的非線性現(xiàn)象。

作為一種實施方式，當a＝10，b＝15，c＝5.8，d＝11時，所述四維超混沌系統(tǒng)呈現(xiàn)超混沌狀態(tài)。

獲得所述離散化后對應(yīng)的所述四維超混沌系統(tǒng)的差分方程(2)為：

其中，a、b、c、d是常數(shù)，ΔT為離散取樣時間。

作為一種實施方式，a＝10，b＝15，c＝5.8，d＝11，ΔT＝0.001。

第一獲取單元320，用于獲取所述四維超混沌系統(tǒng)的輸入值x(i)、y(i)、z(i)、w(i)，i為正整數(shù)。

第一計算單元330，用于將所述輸入值x(i)、y(i)、z(i)、w(i)帶入所述離散化后的所述四維超混沌系統(tǒng)進行迭代運算，得到所述四維超混沌系統(tǒng)的輸出值x(i+1)、y(i+1)、z(i+1)、w(i+1)。

第二計算單元340，用于將所述輸出值x(i+1)、y(i+1)、z(i+1、w(i+1)各自的IEEE-754標準的尾數(shù)進行相加，得到初始序列pi+1。

第二獲取單元350，用于獲取所述初始序列p(i+1)的后8位的奇數(shù)位的值，作為第i個4位偽隨機序列參數(shù)。

序列獲得單元360，用于基于以上步驟，隨著i的增加，獲得i個4位偽隨機序列參數(shù)，將所述i個4位偽隨機序列參數(shù)依次排列并得到長度為4×i的偽隨機序列。

序列獲得單元360，具體用于當i小于期望得到的長度為4×n的偽隨機序列中的n時，i的值增加1；直到i等于期望得到的長度為4×n的偽隨機序列中的n時，i的值將不再增加，得到長度為4×n的偽隨機序列。

請參照圖7，所述裝置300還可以包括第三獲取單元351。第三獲取單元351，用于獲取所述初始序列p(i+1)的后8位的偶數(shù)位的值，作為第i個4位偽隨機序列參數(shù)。

以上各單元可以是由軟件代碼實現(xiàn)，此時，上述的各單元可存儲于存儲器110內(nèi)。以上各單元同樣可以由硬件例如集成電路芯片實現(xiàn)。

本發(fā)明實施例提供的偽隨機序列產(chǎn)生裝置300，其實現(xiàn)原理及產(chǎn)生的技術(shù)效果和前述方法實施例相同，為簡要描述，裝置實施例部分未提及之處，可參考前述方法實施例中相應(yīng)內(nèi)容。

在本申請所提供的幾個實施例中，應(yīng)該理解到，所揭露的裝置和方法，也可以通過其它的方式實現(xiàn)。以上所描述的裝置實施例僅僅是示意性的，例如，附圖中的流程圖和框圖顯示了根據(jù)本發(fā)明的多個實施例的裝置、方法和計算機程序產(chǎn)品的可能實現(xiàn)的體系架構(gòu)、功能和操作。在這點上，流程圖或框圖中的每個方框可以代表一個模塊、程序段或代碼的一部分，所述模塊、程序段或代碼的一部分包含一個或多個用于實現(xiàn)規(guī)定的邏輯功能的可執(zhí)行指令。也應(yīng)當注意，在有些作為替換的實現(xiàn)方式中，方框中所標注的功能也可以以不同于附圖中所標注的順序發(fā)生。例如，兩個連續(xù)的方框?qū)嶋H上可以基本并行地執(zhí)行，它們有時也可以按相反的順序執(zhí)行，這依所涉及的功能而定。也要注意的是，框圖和/或流程圖中的每個方框、以及框圖和/或流程圖中的方框的組合，可以用執(zhí)行規(guī)定的功能或動作的專用的基于硬件的系統(tǒng)來實現(xiàn)，或者可以用專用硬件與計算機指令的組合來實現(xiàn)。

另外，在本發(fā)明各個實施例中的各功能模塊可以集成在一起形成一個獨立的部分，也可以是各個模塊單獨存在，也可以兩個或兩個以上模塊集成形成一個獨立的部分。

所述功能如果以軟件功能模塊的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算機可讀取存儲介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分或者該技術(shù)方案的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括：U盤、移動硬盤、只讀存儲器(ROM，Read-Only Memory)、隨機存取存儲器(RAM，Random Access Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。應(yīng)注意到：相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步定義和解釋。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)所述以權(quán)利要求的保護范圍為準。

需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。