本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種硬件地址編址電路及其制作、使用方法。

背景技術(shù)：

硬件設(shè)計(jì)中，常常需要使用硬件地址來(lái)做版本號(hào)識(shí)別，功能區(qū)分等。傳統(tǒng)的硬件地址實(shí)現(xiàn)方法主要有兩種。

一種是數(shù)字模式，通過(guò)硬件輸入輸出(Input Output，IO)端口作為輸入，IO端口的外部管腳做上下拉處理，上拉處理一般為通過(guò)一個(gè)電阻接到電源，下拉處理一般為通過(guò)一個(gè)電阻接到地，因此，上拉表示邏輯電平1，下拉表示邏輯電平0，不同的0和1組合可實(shí)現(xiàn)多種的硬件地址。圖1為本發(fā)明實(shí)施例提供的一個(gè)利用4個(gè)地址IO進(jìn)行數(shù)字編址的電路示意圖，如圖1所示，編址電路包括地址IO1、地址IO2、地址IO3和地址IO4共4個(gè)地址IO，其中，地址IO1和地址IO2經(jīng)過(guò)了下拉處理，其邏輯電平為0，地址IO3和地址IO4經(jīng)過(guò)了上拉處理，其邏輯電平為1，因此，圖1所示的編址電路所表示的硬件地址為1100?，F(xiàn)有數(shù)字編址模式中，一個(gè)地址IO所表示的邏輯電平只有0和1兩種情況，因此，對(duì)于N個(gè)地址IO，可以組合出2的N次方種硬件地址，如，對(duì)于具有4個(gè)地址IO的編址電路，其可以實(shí)現(xiàn)16個(gè)硬件地址。

表1為數(shù)字編址方法的IO數(shù)量與地址數(shù)對(duì)應(yīng)關(guān)系，如表1所示。此方法的優(yōu)點(diǎn)是實(shí)現(xiàn)較簡(jiǎn)單，缺點(diǎn)是可編址數(shù)量較少，即，若要獲得更多的硬件地址，則需占用更多數(shù)量的IO端口作為地址IO，這嚴(yán)重限制了硬件功能的擴(kuò)展。

表1 IO數(shù)與地址數(shù)的關(guān)系

另一種是模擬方式，預(yù)先設(shè)定電壓值與硬件地址的對(duì)應(yīng)關(guān)系，通過(guò)模數(shù)(Analog-Digital，AD)采樣對(duì)電壓進(jìn)行采樣，不同的電壓對(duì)應(yīng)不同的硬件地址。圖2為一種模擬編址電路示意圖，如圖2所示，模擬編址電路只用到了硬件的少量IO端口作為AD數(shù)據(jù)接口，通過(guò)AD采樣電路獲取接地電阻和接電源電阻之間的電壓值，并根據(jù)此電壓值獲取與此電壓值相對(duì)應(yīng)的硬件地址即為此電路所表示的地址，當(dāng)給另一個(gè)硬件編址時(shí)，只需要通過(guò)變換接地電阻和接電源電阻的阻值來(lái)改變AD采用電路獲取的電壓值，即可實(shí)現(xiàn)另一個(gè)硬件地址。此方法的優(yōu)點(diǎn)是利用極少數(shù)量的硬件IO端口可以實(shí)現(xiàn)較多的地址選擇，缺點(diǎn)是需要使用AD電路，增加系統(tǒng)復(fù)雜性和成本。

總之，目前仍缺少一種理想的編址電路，可以在減少硬件端口占用的同時(shí)降低系統(tǒng)的成本。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種硬件地址編址電路及其制作、使用方法，用以減少硬件端口占用的同時(shí)降低系統(tǒng)的成本。

本發(fā)明實(shí)施例提供一種硬件地址編址電路，包括：

位于硬件上的控制端口和N個(gè)地址端口；N大于等于1；

控制端口分別與N個(gè)地址端口中的每個(gè)地址端口電連接；

N個(gè)地址端口中的每個(gè)地址端口的外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個(gè)地址接口的外接電路由硬件地址編址電路所要表示的硬件地址決定。

可選地，控制端口通過(guò)分壓電阻與地址端口電連接。

本發(fā)明實(shí)施例提供一種設(shè)備，包含上述硬件地址編址電路和處理器；

處理器與硬件地址編址電路電連接；

處理器，用于向硬件地址編址電路的控制端口發(fā)送切換指令；

控制端口，用于根據(jù)切換指令，依設(shè)定規(guī)則發(fā)送控制信號(hào)，以更新硬件地址編址電路的N個(gè)地址端口的輸入信號(hào)；

處理器，還用于讀取N個(gè)地址端口的輸入信號(hào)，并根據(jù)輸入信號(hào)確定硬件地址編址電路的硬件地址。

可選地，設(shè)定規(guī)則為依次發(fā)送高電平信號(hào)和低電平信號(hào)；

處理器，具體用于分別讀取控制端口發(fā)送高電平信號(hào)時(shí)N個(gè)地址端口的第一輸入信號(hào)；及，讀取控制端口發(fā)送低電平信號(hào)時(shí)N個(gè)地址端口的第二輸入信號(hào)。

可選地，處理器，具體用于：

針對(duì)每一個(gè)地址端口，根據(jù)該端口的第一輸入信號(hào)和該端口的第二輸入信號(hào)獲取該端口的地址信息；

根據(jù)N個(gè)地址端口的地址信息確定硬件地址編址電路所表示的硬件地址。

本發(fā)明實(shí)施例提供一種制作硬件地址編址電路的方法，包括：

將位于硬件上的控制端口分別與位于硬件上的N個(gè)地址端口中的每個(gè)地址端口電連接，N大于等于1；

制作每個(gè)地址端口的外接電路，外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個(gè)地址接口的外接電路由硬件地址編址電路所要表示的硬件地址決定；

將N個(gè)地址端口中的每個(gè)地址端口與對(duì)應(yīng)的外接電路電連接。

可選地，將位于硬件上的控制端口分別與位于硬件上的N個(gè)地址端口中的每個(gè)地址端口電連接，包括：

將控制端口分別通過(guò)分壓電阻與N個(gè)地址端口中的每個(gè)地址端口電連接。

本發(fā)明實(shí)施例提供一種獲取硬件地址的方法，適用于上述設(shè)備，包括：

處理器向硬件地址編址電路的控制端口發(fā)送切換指令；

控制端口根據(jù)切換指令，依設(shè)定規(guī)則發(fā)送控制信號(hào)，以更新硬件地址編址電路的N個(gè)地址端口的輸入信號(hào)；

處理器依設(shè)定規(guī)則讀取N個(gè)地址端口的輸入信號(hào)，并根據(jù)輸入信號(hào)確定硬件地址編址電路的硬件地址。

可選地，控制端口根據(jù)切換指令，依設(shè)定規(guī)則發(fā)送控制信號(hào)，以更新硬件地址編址電路的N個(gè)地址端口的輸入信號(hào)，包括：

設(shè)定規(guī)則為依次發(fā)送高電平信號(hào)和低電平信號(hào)；

處理器依設(shè)定規(guī)則讀取N個(gè)地址端口的輸入信號(hào)，包括：

處理器分別讀取控制端口發(fā)送高電平信號(hào)時(shí)N個(gè)地址端口的第一輸入信號(hào)；及，讀取控制端口發(fā)送低電平信號(hào)時(shí)N個(gè)地址端口的第二輸入信號(hào)。

可選地，根據(jù)輸入信號(hào)確定硬件地址編址電路的硬件地址，包括：

處理器針對(duì)每一個(gè)地址端口，根據(jù)該端口的第一輸入信號(hào)和該端口的第二輸入信號(hào)獲取該端口的地址信息；

處理器根據(jù)N個(gè)地址端口的地址信息確定硬件地址編址電路所表示的硬件地址。

綜上所述，本發(fā)明實(shí)施例提供一種硬件地址編址電路及其制作、使用方法，包括：位于硬件上的控制端口和N個(gè)地址端口；N大于等于1；控制端口分別與N個(gè)地址端口中的每個(gè)地址端口電連接；N個(gè)地址端口中的每個(gè)地址端口的外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個(gè)地址接口的外接電路由硬件地址編址電路所表示的硬件地址決定。地址端口可以接三種外接電路，使得每一個(gè)地址端口都可以為硬件提供三種編址信息，而只需通過(guò)控制端口控制地址端口的輸入，便能夠?qū)⑦@三種編址狀態(tài)區(qū)分開來(lái)，從而不但減少了編址電路對(duì)硬件端口占用，還降低了編址電路系統(tǒng)的成本。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的一個(gè)利用4個(gè)地址IO進(jìn)行數(shù)字編址的電路示意圖；

圖2為一種模擬編址電路示意圖；

圖3為本發(fā)明實(shí)施例提供的一種編址電路結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的一個(gè)表示硬件地址1z0的編址電路示意圖；

圖5為本發(fā)明實(shí)施例提供的一種設(shè)備結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的一種獲取硬件地址的方法流程示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部份實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

圖3為本發(fā)明實(shí)施例提供的一種編址電路結(jié)構(gòu)示意圖，如圖3所示，硬件300上設(shè)有一個(gè)控制端口301，以及地址端口3021、地址端口3022、……、地址端口302N等N個(gè)地址端口。N大于等于1，其中：

控制端口301分別與N個(gè)地址端口中的每個(gè)地址端口電連接；

圖3中，N個(gè)地址端口中的每個(gè)地址端口的外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個(gè)地址端口的外接電路由硬件地址編址電路所要表示的硬件地址決定。

具體實(shí)施過(guò)程中，控制端口為輸出狀態(tài)，能夠輸出信號(hào)，N個(gè)地址端口為輸入狀態(tài)，能夠輸入信號(hào)?？蛇x地，不同類型的外接電路表示不同的硬件地址信息，例如，接地電路表示的地址信息為0，浮空電路表示的地址信息為z，接電源電路表示的地址信息為1。當(dāng)然也可以根據(jù)需要自行設(shè)定不同類型的接地電路與地址信息之間的對(duì)應(yīng)關(guān)系，例如，接地電路表示的地址信息為1，浮空電路表示的地址信息為z，接電源電路表示的地址信息為0，在此不做限定。N個(gè)地址端口的地址信息組合便構(gòu)成硬件的地址。一般情況下，在為硬件進(jìn)行編址前需先確定硬件的硬件地址，當(dāng)確定硬件地址編址電路所要表示的硬件地址之后，根據(jù)硬件地址確認(rèn)每一個(gè)地址端口所連接外接電路的類型，本發(fā)明實(shí)施例提供一種具體的通過(guò)硬件地址編址電路所要表示的硬件地址決定每個(gè)地址端口外接電路的示例，例如圖4所示，當(dāng)需為硬件編址為1z0時(shí)，根據(jù)硬件地址的常規(guī)讀取規(guī)則，可以確定地址端口1所需表示的地址信息為0，地址端口2所需表示的地址信息為z，地址端口3所需表示的地址信息為1，則可以進(jìn)一步確定，地址端口1所連接的外接電路應(yīng)為接地電路，地址端口2所連接的外接電路應(yīng)為浮空電路，地址端口3所連接的外接電路應(yīng)為接電源電路，最后得到如圖4所示的本發(fā)明實(shí)施例提供的一個(gè)表示硬件地址1z0的編址電路示意圖。又例如，當(dāng)需要為硬件編址為01z時(shí)，根據(jù)硬件地址的常規(guī)讀取規(guī)則，可以確定地址端口1所需表示的地址信息為z，地址端口2所需表示的地址信息為1，地址端口3所需表示的地址信息為0，則可以進(jìn)一步確定，地址端口1所連接的外接電路應(yīng)為浮空電路，地址端口2所連接的外接電路應(yīng)為接電源電路，地址端口3所連接的外接電路應(yīng)為接地電路。當(dāng)然，也可以根據(jù)需要自行設(shè)定硬件地址的讀取規(guī)則，例如硬件編址為01z時(shí)，對(duì)應(yīng)地址端口1所需表示的地址信息為0，地址端口2所需表示的地址信息為1，地址端口3所需表示的地址信息為z，在此不做限定。

采用上述方法，使得一個(gè)地址端口能夠表示三種狀態(tài)信息，所占用的硬件端口數(shù)與能夠表示的硬件地址的數(shù)量之間的關(guān)系如表二所示。

表二

由表二可見，與現(xiàn)有的數(shù)字模式編址電路相比，當(dāng)占有端口數(shù)超過(guò)兩個(gè)時(shí)，本發(fā)明實(shí)施例所述的編址電路能夠表示的硬件地址個(gè)數(shù)便超過(guò)了現(xiàn)有數(shù)字模式編址電路表示的硬件地址個(gè)數(shù)，而且二者之間的差距隨占用的硬件端口的數(shù)量的增多而擴(kuò)大。而與模擬模式編址電路相比，本發(fā)明只需將控制端口與其它地址端口相連接，而不需引入AD電路，結(jié)構(gòu)更加簡(jiǎn)單，且成本更低。

可選地，控制端口通過(guò)分壓電阻與地址端口電連接。分壓電阻可以降低控制端口的輸出信號(hào)大小，從而防止控制端口輸出信號(hào)過(guò)大而損壞地址端口的情況發(fā)生。

基于上述構(gòu)思，本發(fā)明實(shí)施例還提供了一種利用上述編址電路編址的設(shè)備。圖5為本發(fā)明實(shí)施例提供的一種設(shè)備結(jié)構(gòu)示意圖，如圖5所示，硬件500不僅包括了上述硬件地址編址電路，還包括了處理器503，其中：

處理器503與硬件地址編址電路電連接；

處理器503，用于向硬件地址編址電路的控制端口501發(fā)送切換指令；

控制端口501，用于根據(jù)切換指令，依設(shè)定規(guī)則發(fā)送控制信號(hào)，以更新硬件地址編址電路的地址端口5021、地址端口5022、……、地址端口502N共N個(gè)地址端口的輸入信號(hào)；

處理器503，還用于讀取N個(gè)地址端口的輸入信號(hào)，并根據(jù)輸入信號(hào)確定硬件地址編址電路的硬件地址。

具體實(shí)施過(guò)程中，處理器503與硬件地址編址電路電連接指的是處理器與硬件地址編址電路中的控制端口和地址端口都存在電連接關(guān)系，以使處理器503能夠向硬件地址編址電路發(fā)送和接收信號(hào)。

處理器503，用于向硬件地址編址電路的控制端口501發(fā)送切換指令，可以改變控制端口501輸出的控制信號(hào)?？蛇x地，控制端口501可以發(fā)送高電平信號(hào)和低電平信號(hào)兩種控制信號(hào)，處理器503向控制端口501發(fā)送的切換指令可以使控制端口501輸出的控制信號(hào)從高電平信號(hào)切換至低電平信號(hào)或從低電平信號(hào)切換至高電平信號(hào)。

控制端口501用于根據(jù)切換指令，依設(shè)定規(guī)則發(fā)送控制信號(hào)以更新硬件地址編址電路的N個(gè)地址端口的輸入信號(hào)，控制端口501發(fā)出的控制信號(hào)會(huì)沿著連接電路輸入N個(gè)地址端口，使得這N個(gè)地址端口的輸入信號(hào)中既包含了外接電路的輸入信號(hào)，又包含了控制信號(hào)對(duì)其的影響，從而控制端口501切換控制信號(hào)后，各地址端口的輸入信號(hào)發(fā)生了變化。

處理器503還用于讀取N個(gè)地址端口的輸入信號(hào)，并根據(jù)輸入信號(hào)確定硬件地址編址電路的硬件地址。具體指，處理器503讀取控制端口501切換控制信號(hào)前后N個(gè)地址端口的輸入信號(hào)，根據(jù)兩次讀取的輸入信號(hào)判斷各地址端口所表示的硬件地址信息。處理器503，具體用于分別讀取控制端口501發(fā)送高電平信號(hào)時(shí)N個(gè)地址端口的第一輸入信號(hào)；及，讀取控制端口501發(fā)送低電平信號(hào)時(shí)N個(gè)地址端口的第二輸入信號(hào)?？蛇x地，根據(jù)第一閾值將控制端口發(fā)送的控制信號(hào)劃分高電平信號(hào)和低電平信號(hào)；可選地，第一輸入信號(hào)和第二輸入信號(hào)也可以根據(jù)第二閾值存在高電平輸入信號(hào)和低電平輸入信號(hào)兩種情況。

針對(duì)每一個(gè)地址端口，根據(jù)該端口的第一輸入信號(hào)和該端口的第二輸入信號(hào)獲取該端口的地址信息；根據(jù)N個(gè)地址端口的地址信息確定所述硬件地址編址電路所表示的硬件地址。具體的，處理器根據(jù)地址端口第一輸入信號(hào)和第二輸入信號(hào)的類型判斷該地址端口的地址信息?？蛇x地，本發(fā)明實(shí)施例提供一種端口識(shí)別規(guī)則，當(dāng)?shù)刂范丝诘牡谝惠斎胄盘?hào)和第二輸入信號(hào)都為低電平時(shí)，則該地址端口所接外接電路為接地電路，該端口所表示的地址信息為0；當(dāng)?shù)刂范丝诘牡谝惠斎胄盘?hào)和第二輸入信號(hào)不同時(shí)，則該地址端口所接外接電路為浮空電路，該端口所表示的地址信息為z；當(dāng)?shù)刂范丝诘牡谝惠斎胄盘?hào)和第二輸入信號(hào)都為高電平時(shí)，則該地址端口所接外接電路為接電源電路，該端口所表示的地址信息為1。

綜上所述，本發(fā)明實(shí)施例提供一種硬件地址編址電路，包括：位于硬件上的控制端口和N個(gè)地址端口；N大于等于1；控制端口分別與N個(gè)地址端口中的每個(gè)地址端口電連接；N個(gè)地址端口中的每個(gè)地址端口的外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個(gè)地址端口的外接電路由硬件地址編址電路所要表示的硬件地址決定。地址端口可以接三種外接電路，使得每一個(gè)地址端口都可以為硬件提供三種編址信息，而只需通過(guò)控制端口控制地址端口的輸入，便能夠?qū)⑦@三種編址狀態(tài)區(qū)分開來(lái)，從而不但減少了編址電路對(duì)硬件端口占用，還降低了編址電路系統(tǒng)的成本。

基于相同的技術(shù)構(gòu)思，本發(fā)明實(shí)施例還提供一種硬件編址電路的使用方法，該方法可獲取上述硬件的硬件地址。圖6為本發(fā)明實(shí)施例提供的一種獲取硬件地址的方法流程示意圖，如圖6所示，包括以下步驟：

S601：處理器向硬件地址編址電路的控制端口發(fā)送切換指令；

S602：控制端口根據(jù)切換指令，依設(shè)定規(guī)則發(fā)送控制信號(hào)，以更新硬件地址編址電路的N個(gè)地址端口的輸入信號(hào)；

S603：處理器依設(shè)定規(guī)則讀取N個(gè)地址端口的輸入信號(hào)，并根據(jù)輸入信號(hào)確定硬件地址編址電路的硬件地址。

步驟S601的具體實(shí)施過(guò)程中，處理器在向控制端口發(fā)送切換指令前，會(huì)先讀取N個(gè)地址端口的輸入信號(hào)，以及此時(shí)控制端口的輸出信號(hào)為高電平信號(hào)還是低電平信號(hào)，之后，向控制端口發(fā)送切換指令切換。

步驟S602的具體實(shí)施過(guò)程中，控制端口在接收到切換指令后，切換輸出信號(hào)，將輸出信號(hào)從高電平信號(hào)切換至低電平信號(hào)或從低電平信號(hào)切換至高電平信號(hào)，此時(shí)，N個(gè)地址端口的輸入信號(hào)會(huì)由于控制端口的控制信號(hào)的變化而發(fā)生改變。

在步驟S603的具體實(shí)施過(guò)程中，處理器再次讀取N個(gè)地址端口的輸入信號(hào)，在上述操作中，控制端口進(jìn)行了一次切換，處理器進(jìn)行了兩次N個(gè)地址端口的輸入信號(hào)的讀取，因此處理器獲得了N個(gè)地址端口相對(duì)應(yīng)的第一輸入信號(hào)和第二輸入信號(hào)。處理器進(jìn)一步判斷第一輸入信號(hào)和第二輸入信號(hào)，當(dāng)?shù)刂范丝诘牡谝惠斎胄盘?hào)和第二輸入信號(hào)都為低電平時(shí)，則該地址端口所接外接電路為接地電路，該端口所表示的地址信息為0；當(dāng)?shù)刂范丝诘牡谝惠斎胄盘?hào)和第二輸入信號(hào)不同時(shí)，則該地址端口所接外接電路為浮空電路，該端口所表示的地址信息為z；當(dāng)?shù)刂范丝诘牡谝惠斎胄盘?hào)和第二輸入信號(hào)都為高電平時(shí)，則該地址端口所接外接電路為接電源電路，該端口所表示的地址信息為1。

以圖4所示的編址電路為例，處理器讀圖4所示編制電路所對(duì)應(yīng)的硬件地址的具體過(guò)程為：處理器讀取地址端口1、地址端口2和地址端口3的輸入信號(hào)之后，向控制端口發(fā)送切換指令，此時(shí)讀取的地址端口1的輸入信號(hào)為低電平輸入信號(hào)，地址端口2的輸入信號(hào)為低電平輸入信號(hào)或高電平輸入信號(hào)，地址端口3的輸入信號(hào)為高電平信號(hào)；控制端口切換控制信號(hào)類型；處理器再次讀取地址端口1、地址端口2和地址端口3的輸入信號(hào)，此時(shí)讀取的地址端口1的輸入信號(hào)為低電平輸入信號(hào)，地址端口2的輸入信號(hào)為高電平輸入信號(hào)或低電平輸入信號(hào)，地址端口3的輸入信號(hào)為高電平輸入信號(hào)；處理器對(duì)比兩次讀取的地址端口1、地址端口2和地址端口3的輸入信號(hào)，發(fā)現(xiàn)地址端口1的兩個(gè)輸入信號(hào)皆為低電平，因此地址端口1表示的地址信息為0；地址端口2的兩個(gè)輸入信號(hào)，一個(gè)為高電平輸入信號(hào)，一個(gè)為低電平輸入信號(hào)，因此地址端口2表示的地址信息為z；地址端口3的兩個(gè)輸入信號(hào)皆為高電平輸入信號(hào)，因此地址端口3的地址信息為1；最后根據(jù)地址端口1、地址端口2和地址端口3的地址信息，獲得圖4所示的編址電路所表示的硬件地址為1z0。

可選地，還可以預(yù)設(shè)控制端口輸出的控制信號(hào)在默認(rèn)狀態(tài)下為低電平信號(hào)。當(dāng)處理器讀取硬件地址時(shí)，首先讀取各地址端口的第二輸入信號(hào)，并判斷各地址端口的輸入信號(hào)是否為高電平信號(hào)；對(duì)于輸入信號(hào)為高電平信號(hào)的地址端口，其地址信息為1；之后，處理器向控制端口發(fā)送切換指令；控制端口接收到處理器發(fā)送的切換指令之后，輸出的控制信號(hào)從低電平信號(hào)切換為高電平信號(hào)；處理器再次讀取第二輸入信號(hào)為低電平信號(hào)的各地址端口的第一輸入信號(hào)；若第二輸入信號(hào)為低電平信號(hào)的地址端口的第一輸入信號(hào)為高電平信號(hào)，則該地址端口的地址信息為z；若第二輸入信號(hào)為低電平信號(hào)的地址端口的第一輸入信號(hào)為低電平信號(hào)，則該地址端口的地址信息為0。

綜上所述，本發(fā)明實(shí)施例提供一種硬件地址編址電路及其制作、使用方法，包括：位于硬件上的控制端口和N個(gè)地址端口；N大于等于1；控制端口分別與N個(gè)地址端口中的每個(gè)地址端口電連接；N個(gè)地址端口中的每個(gè)地址端口的外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個(gè)地址接口的外接電路由硬件地址編址電路所要表示的硬件地址決定。地址端口可以接三種外接電路，使得每一個(gè)地址端口都可以為硬件提供三種編址信息，而只需通過(guò)控制端口控制地址端口的輸入，便能夠?qū)⑦@三種編址狀態(tài)區(qū)分開來(lái)，從而不但減少了編址電路對(duì)硬件端口占用，還降低了編址電路的成本。

本發(fā)明是參照根據(jù)本發(fā)明實(shí)施例的方法、設(shè)備(系統(tǒng))、和計(jì)算機(jī)程序產(chǎn)品的流程圖和/或方框圖來(lái)描述的。應(yīng)理解可由計(jì)算機(jī)程序指令實(shí)現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計(jì)算機(jī)程序指令到通用計(jì)算機(jī)、專用計(jì)算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個(gè)機(jī)器，使得通過(guò)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的裝置。

這些計(jì)算機(jī)程序指令也可存儲(chǔ)在能引導(dǎo)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備以特定方式工作的計(jì)算機(jī)可讀存儲(chǔ)器中，使得存儲(chǔ)在該計(jì)算機(jī)可讀存儲(chǔ)器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能。

這些計(jì)算機(jī)程序指令也可裝載到計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備上，使得在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，從而在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行的指令提供用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的步驟。

盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。