本發(fā)明涉及服務(wù)器領(lǐng)域，尤其涉及一種應(yīng)用在purley平臺支持PCIE IOBOX的結(jié)構(gòu)。

背景技術(shù)：

在新平臺高端服務(wù)器的設(shè)計中，為了實(shí)現(xiàn)對PCIE設(shè)備硬件資源的充分利用，減少硬件的閑置率，增加系統(tǒng)硬件的性能,多個CPU可以共享一個PCIE設(shè)備是一種有效的設(shè)計方法。這種實(shí)現(xiàn)不僅對PCIE設(shè)備有支持多個VF(Virtual Function)的功能的要求，同時還要在IOBOX中增加PCIE Switch，以便可以根據(jù)每個PCIE設(shè)備的BUS號進(jìn)行尋址。

目前的IOBOX設(shè)計中，一般采用CPU直接出PCIE資源到SLOT的方式，然后外接IO設(shè)備。這樣的設(shè)計只能支持PCIE規(guī)范定義的SR-IOV (Single-Root I/O Virtualization)功能。這種功能是將CPU內(nèi)部進(jìn)行虛擬化為多個主機(jī)可以實(shí)現(xiàn)多個虛擬機(jī)同時訪問同一個PCIE設(shè)備，但是這并不是硬件上的多主機(jī)共享IO，而是基于處理器具有多個核心實(shí)現(xiàn)的，這種方式增加了CPU的處理負(fù)擔(dān)，影響CPU處理效率。

技術(shù)實(shí)現(xiàn)要素：

為了克服上述現(xiàn)有技術(shù)中的不足，本發(fā)明提供一種應(yīng)用在purley平臺支持PCIE IOBOX的結(jié)構(gòu)，包括：背板，PCIE Switch模塊，第一電源芯片，第二電源芯片，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽，第一P3V3_STBY接線端子，第二P3V3_STBY接線端子，第一P12V_STBY接線端子，第二P12V_STBY接線端子，第一MOS管，第二MOS管，第三MOS管，第四MOS管，第五MOS管，第六MOS管，第七M(jìn)OS管，第八MOS管；

PCIE Switch模塊包括：背板連接端，第一X16PCIE連接端，第二X16PCIE連接端，第三X16PCIE連接端，第四X16PCIE連接端；

PCIE Switch模塊的背板連接端與背板連接，PCIE Switch模塊的第一X16PCIE連接端與第一X16PCIE插槽連接，PCIE Switch模塊的第二X16PCIE連接端與第二X16PCIE插槽連接，PCIE Switch模塊的第三X16PCIE連接端與第三X16PCIE插槽連接，PCIE Switch模塊的第四X16PCIE連接端與第四X16PCIE插槽連接；

第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分別與背板連接；

第一X16PCIE插槽分別與第一MOS管的S極和第四MOS管的S極連接，第二X16PCIE插槽分別與第二MOS管的S極和第三MOS管的S極連接，第一MOS管的G極，第二MOS管的G極，第三MOS管的G極，第四MOS管的G極分別與第一電源芯片連接；

第一MOS管的D極，第二MOS管的D極分別與第一P12V_STBY接線端子的供電端連接；第三MOS管的D極，第四MOS管的D極分別與第一P3V3_STBY接線端子的供電端連接；

第三X16PCIE插槽分別與第五MOS管的S極和第八MOS管的S極連接，第四X16PCIE插槽分別與第六MOS管的S極和第七M(jìn)OS管的S極連接，第五MOS管的G極，第六MOS管的G極，第七M(jìn)OS管的G極，第八MOS管的G極分別與第二電源芯片連接；

第五MOS管的D極，第六MOS管的D極分別與第二P12V_STBY接線端子的供電端連接；第七M(jìn)OS管的D極，第八MOS管的D極分別與第二P3V3_STBY接線端子的供電端連接；

第一P3V3_STBY接線端子的輸入端，第二P3V3_STBY接線端子的輸入端，第一P12V_STBY接線端子的輸入端，第二P12V_STBY接線端子的輸入端分別通過背板與供電電源連接。

優(yōu)選地，第一電源芯片，第二電源芯片均采用TPS2363型號芯片。

優(yōu)選地，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分別與背板連接，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分別通過背板獲取100MHz的時鐘信號。

優(yōu)選地，PCIE Switch模塊的背板連接端與背板采用SMBus總線及PCIE總線通信連接。

優(yōu)選地，PCIE Switch模塊的第一X16PCIE連接端與第一X16PCIE插槽采用PCIE x16總線通信連接，PCIE Switch模塊的第二X16PCIE連接端與第二X16PCIE插槽采用PCIE x16總線通信連接，PCIE Switch模塊的第三X16PCIE連接端與第三X16PCIE插槽采用PCIE x16總線通信連接，PCIE Switch模塊的第四X16PCIE連接端與第四X16PCIE插槽采用PCIE x16總線通信連接。

從以上技術(shù)方案可以看出，本發(fā)明具有以下優(yōu)點(diǎn)：

應(yīng)用在purley平臺支持PCIE IOBOX的結(jié)構(gòu)，實(shí)現(xiàn)多個CPU插置于第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽，共享同一個PCIE資源的目的。其中PCIE IOBOX通過背板連接至各個CPU，負(fù)責(zé)CPU PCIE資源的分配和對外IO設(shè)備的擴(kuò)展，板載的PCIE Switch模塊負(fù)責(zé)連通CPU和X16PCIE插槽，MCPU在另外的板塊通過X1 PCIE和SMBUS信號進(jìn)行管理，負(fù)責(zé)加載PCIE設(shè)備，分配PCIE設(shè)備的BUS號，可以讓X16PCIE插槽進(jìn)行正確的尋址。

附圖說明

為了更清楚地說明本發(fā)明的技術(shù)方案，下面將對描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為應(yīng)用在purley平臺支持PCIE IOBOX的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使得本發(fā)明的目的、特征、優(yōu)點(diǎn)能夠更加的明顯和易懂，下面將結(jié)合本具體實(shí)施例中的附圖，對本發(fā)明中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，下面所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而非全部的實(shí)施例?；诒緦＠械膶?shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實(shí)施例，都屬于本專利保護(hù)的范圍。

本發(fā)明提供了一種應(yīng)用在purley平臺支持PCIE IOBOX的結(jié)構(gòu)，如圖1所示，包括：背板2，PCIE Switch模塊1，第一電源芯片3，第二電源芯片4，第一X16PCIE插槽5，第二X16PCIE插槽6，第三X16PCIE插槽7，第四X16PCIE插槽8，第一P3V3_STBY接線端子13，第二P3V3_STBY接線端子14，第一P12V_STBY接線端子11，第二P12V_STBY接線端子12，第一MOS管21，第二MOS管22，第三MOS管23，第四MOS管24，第五MOS管25，第六MOS管26，第七M(jìn)OS管27，第八MOS管28；

PCIE Switch模塊1包括：背板連接端，第一X16PCIE連接端，第二X16PCIE連接端，第三X16PCIE連接端，第四X16PCIE連接端；

PCIE Switch模塊1的背板連接端與背板2連接，PCIE Switch模塊1的第一X16PCIE連接端與第一X16PCIE插槽5連接，PCIE Switch模塊1的第二X16PCIE連接端與第二X16PCIE插槽6連接，PCIE Switch模塊1的第三X16PCIE連接端與第三X16PCIE插槽7連接，PCIE Switch模塊1的第四X16PCIE連接端與第四X16PCIE插槽8連接；第一X16PCIE插槽5，第二X16PCIE插槽6，第三X16PCIE插槽7，第四X16PCIE插槽8分別與背板2連接；

第一X16PCIE插槽5分別與第一MOS管21的S極和第四MOS管24的S極連接，第二X16PCIE插槽6分別與第二MOS管22的S極和第三MOS管23的S極連接，第一MOS管21的G極，第二MOS管22的G極，第三MOS管23的G極，第四MOS管24的G極分別與第一電源芯片3連接；

第一MOS管21的D極，第二MOS管22的D極分別與第一P12V_STBY接線端子11的供電端連接；第三MOS管23的D極，第四MOS管24的D極分別與第一P3V3_STBY接線端子13的供電端連接；

第三X16PCIE插槽7分別與第五MOS管25的S極和第八MOS管28的S極連接，第四X16PCIE插槽8分別與第六MOS管26的S極和第七M(jìn)OS管27的S極連接，第五MOS管25的G極，第六MOS管26的G極，第七M(jìn)OS管27的G極，第八MOS管28的G極分別與第二電源芯片4連接；

第五MOS管25的D極，第六MOS管26的D極分別與第二P12V_STBY接線端子12的供電端連接；第七M(jìn)OS管27的D極，第八MOS管28的D極分別與第二P3V3_STBY接線端子14的供電端連接；

第一P3V3_STBY接線端子13的輸入端，第二P3V3_STBY接線端子14的輸入端，第一P12V_STBY接線端子11的輸入端，第二P12V_STBY接線端子12的輸入端分別通過背板2與供電電源連接。

第一電源芯片3，第二電源芯片4均采用TPS2363型號芯片。

第一X16PCIE插槽5，第二X16PCIE插槽6，第三X16PCIE插槽7，第四X16PCIE插槽8分別與背板2連接，第一X16PCIE插槽5，第二X16PCIE插槽6，第三X16PCIE插槽7，第四X16PCIE插槽8分別通過背板2獲取100MHz的時鐘信號。

PCIE Switch模塊1的背板連接端與背板2采用SMBus總線及PCIE總線通信連接。

PCIE Switch模塊1的第一X16PCIE連接端與第一X16PCIE插槽5采用PCIE x16總線通信連接，PCIE Switch模塊1的第二X16PCIE連接端與第二X16PCIE插槽6采用PCIE x16總線通信連接，PCIE Switch模塊1的第三X16PCIE連接端與第三X16PCIE插槽7采用PCIE x16總線通信連接，PCIE Switch模塊1的第四X16PCIE連接端與第四X16PCIE插槽8采用PCIE x16總線通信連接。

PCIE 定義:PCI Express是通信總線。SMBus (System Management Bus,系統(tǒng)管理總線) 。第一電源芯片3，第二電源芯片4負(fù)責(zé)打開和關(guān)閉MOS管。當(dāng)MOS管打開時12V和3V3供電，當(dāng)MOS管關(guān)閉時12V和3V3電源切斷。這個功能是為了實(shí)現(xiàn)PCIE 熱插拔用的，因?yàn)楫?dāng)PCIE卡插入時需要上電而拔出時需要下電。

PCIE IOBOX通過背板連接至各個CPU，負(fù)責(zé)CPU PCIE資源的分配和對外IO設(shè)備的擴(kuò)展，板載的PCIE Switch模塊負(fù)責(zé)連通CPU和X16PCIE插槽， MCPU在另外的板塊通過X1 PCIE和SMBUS信號進(jìn)行管理，負(fù)責(zé)加載PCIE設(shè)備，分配PCIE設(shè)備的BUS號，可以讓X16PCIE插槽進(jìn)行正確的尋址。本發(fā)明僅涉及應(yīng)用在purley平臺支持PCIE IOBOX的結(jié)構(gòu)，對PCIE IOBOX的結(jié)構(gòu)形式不做限定。

對所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實(shí)施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。