本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，具體地說是一種實(shí)用性強(qiáng)、基于一致性總線擴(kuò)展非易失內(nèi)存的系統(tǒng)及方法。

背景技術(shù)：

近幾年，全球的數(shù)據(jù)量以每年58%的速度增長，未來這個(gè)速度會(huì)更快，這使得用戶對于海量數(shù)據(jù)的處理和實(shí)施分析的及時(shí)高效性越來越重視?，F(xiàn)有的以計(jì)算為中心的技術(shù)難以滿足大數(shù)據(jù)的應(yīng)用需求，因此，IT架構(gòu)的重構(gòu)勢在必行。新型非易失性存儲(chǔ)器件的出現(xiàn)和成本的不斷降低，為以數(shù)據(jù)為中心的大數(shù)據(jù)處理模式即內(nèi)存計(jì)算創(chuàng)造了機(jī)會(huì)。

內(nèi)存和外存之間的I/O性能不匹配一直是造成數(shù)據(jù)處理速度低下的重要原因。內(nèi)存計(jì)算消除了傳統(tǒng)計(jì)算模式中的I/O性能瓶頸，將大量的數(shù)據(jù)裝載在內(nèi)存中，大規(guī)模數(shù)據(jù)的處理性能得到顯著提升，然而數(shù)據(jù)的快速增長和數(shù)據(jù)類型的不斷擴(kuò)充令內(nèi)存計(jì)算平臺的內(nèi)存系統(tǒng)面臨容量、能耗、可靠性等方面的巨大挑戰(zhàn)。

NVM Express（簡稱NVMe）是一個(gè)針對使用PCI Express SSD的企業(yè)和普通客戶端系統(tǒng)開發(fā)的可擴(kuò)展的主機(jī)控制芯片接口標(biāo)準(zhǔn)。NVMe由Intel主導(dǎo)，得到了包括Cisco、Dell、EMC、NetApp、Oracle在內(nèi)的眾多大廠商的支持與參與，其目標(biāo)是統(tǒng)一PCIe SSD存儲(chǔ)裝置標(biāo)準(zhǔn)，讓未來的PCIe SSD可以方便的安裝到所有平臺使用。NVMe優(yōu)化了PCIe SSD的寄存器接口和指令集，其全雙工、多請求處理能力及無序處理能力可以給存儲(chǔ)器性能帶來極大的提升。NVMe中定義了若干隊(duì)列的傳輸與管理機(jī)制，以實(shí)現(xiàn)主機(jī)與SSD控制器間的數(shù)據(jù)傳輸。

為了讓主機(jī)更好地控制SSD，在NVMe中定義了若干高級命令，這些命令允許主機(jī)驅(qū)動(dòng)程序向SSD控制器傳遞數(shù)據(jù)集屬性信息，諸如數(shù)據(jù)的訪問頻率屬性等，其設(shè)計(jì)初衷是為了主機(jī)與SSD控制器間提供更完善的傳輸支持，但是如何充分利用這些高級命令尚未得到充分地開發(fā)。此外，NVMe中提出的讀寫機(jī)制較為繁瑣，對于作為內(nèi)存使用的非易失性存儲(chǔ)器軟件開銷較大，有待優(yōu)化。采用NVMe擴(kuò)展非易失性內(nèi)存的方法，其本質(zhì)為將非易失性存儲(chǔ)作為一個(gè)I/O訪問的塊設(shè)備，而不是傳統(tǒng)意義上的內(nèi)存，因此性能上和傳統(tǒng)的內(nèi)存有較大差距。

基于此，現(xiàn)提供一種基于一致性總線擴(kuò)展非易失內(nèi)存的系統(tǒng)及方法，來解決DRAM、Cache中存儲(chǔ)的數(shù)據(jù)與NVM中的數(shù)據(jù)可能存在不一致的問題，這里的DRAM是指Dynamic Random Access Memory，即動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的技術(shù)任務(wù)是針對以上不足之處，提供一種實(shí)用性強(qiáng)、基于一致性總線擴(kuò)展非易失內(nèi)存的系統(tǒng)及方法。

一種基于一致性總線擴(kuò)展非易失內(nèi)存的系統(tǒng)，其結(jié)構(gòu)包括若干通過cache一致性高速互連總線Cache Coherence Bus，即CCB互連的節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)內(nèi)均配置有處理器、DRAM內(nèi)存和NVM內(nèi)存組成的混合內(nèi)存，其中在處理器與NVM內(nèi)存之間配置有NVM內(nèi)存控制器，在處理器與DRAM內(nèi)存之間配置有DRAM內(nèi)存控制器，其中處理器與NVM內(nèi)存、DRAM內(nèi)存之間均通過cache一致性高速互連總線互連，且對DRAM內(nèi)存和NVM內(nèi)存統(tǒng)一編址實(shí)現(xiàn)異構(gòu)混合內(nèi)存系統(tǒng)的全局cache一致性。

所述NVM內(nèi)存控制器采用內(nèi)存代理的方式管理非易失內(nèi)存NVM內(nèi)存，其結(jié)構(gòu)包括內(nèi)存代理模塊、cache一致性目錄管理模塊、CCB高速傳輸模塊、請求管理模塊、NVM內(nèi)存接口模塊、NVMe接口模塊及CCB接口模塊，其中，

內(nèi)存代理模塊負(fù)責(zé)在各個(gè)攜帶高速緩存Cache的處理器之間維護(hù)系統(tǒng)的數(shù)據(jù)一致性；

cache一致性目錄管理模塊負(fù)責(zé)目錄cache查找及管理、目錄維護(hù)；

請求管理模塊負(fù)責(zé)數(shù)據(jù)緩存的管理，請求隊(duì)列、完成隊(duì)列的管理，和NVM內(nèi)存接口模塊、NVMe接口模塊連接，把處理完成的請求結(jié)果保存在數(shù)據(jù)緩存，維護(hù)數(shù)據(jù)緩存和NVM內(nèi)存的一致性；

CCB高速傳輸模塊負(fù)責(zé)數(shù)據(jù)的高速傳輸、串并轉(zhuǎn)換、錯(cuò)誤檢驗(yàn)、數(shù)據(jù)重傳及流量控制。

處理器作為訪問NVM內(nèi)存請求的發(fā)起者，內(nèi)存代理模塊則作為訪存請求的接受者，它代理了它所掛載的NVM內(nèi)存空間。

所述內(nèi)存代理模塊包含一致性協(xié)議流水線單元、協(xié)議狀態(tài)管理單元、協(xié)議轉(zhuǎn)換表，首先請求隊(duì)列進(jìn)入一致性流水線單元進(jìn)行處理，協(xié)同協(xié)議狀態(tài)管理單元、協(xié)議轉(zhuǎn)換表處理完成后，內(nèi)存代理模塊把該請求結(jié)果放入完成隊(duì)列。

cache一致性目錄管理模塊中，每個(gè)目錄項(xiàng)對應(yīng)一個(gè)緩存行Cacheline大小的數(shù)據(jù)塊，目錄由多個(gè)目錄項(xiàng)組成；目錄項(xiàng)由兩部分構(gòu)成，一部分是狀態(tài)信息，另一部分是共享信息，目錄的狀態(tài)信息用于表示目錄當(dāng)前所處的狀態(tài)，該狀態(tài)信息位是固定的，每個(gè)目錄項(xiàng)使用2bit數(shù)據(jù)對目錄狀態(tài)進(jìn)行記錄。

所述目錄狀態(tài)包括：

A：最高權(quán)限，標(biāo)記系統(tǒng)中的某個(gè)處理器有可能對數(shù)據(jù)有獨(dú)占副本；

S：次高權(quán)限，標(biāo)記系統(tǒng)中的某一個(gè)或若干處理器可能對數(shù)據(jù)有共享副本；

I：最低權(quán)限，標(biāo)記系統(tǒng)中沒有任何處理器對數(shù)據(jù)有副本。

一種基于一致性總線擴(kuò)展非易失內(nèi)存的方法，基于上述系統(tǒng)，該系統(tǒng)配置有處理器、DRAM內(nèi)存和NVM內(nèi)存組成的混合內(nèi)存，非易失內(nèi)存的擴(kuò)展過程為：

處理器與NVM內(nèi)存、DRAM內(nèi)存之間均通過cache一致性高速互連總線互連，且對DRAM內(nèi)存和NVM內(nèi)存統(tǒng)一編址實(shí)現(xiàn)異構(gòu)混合內(nèi)存系統(tǒng)的全局cache一致性，即處理器通過cache一致性高速互連總線連接NVM內(nèi)存控制器，該NVM內(nèi)存控制器擴(kuò)展連接若干NVM內(nèi)存；處理器通過cache一致性高速互連總線連接DRAM內(nèi)存控制器，該DRAM內(nèi)存控制器擴(kuò)展連接若干DRAM內(nèi)存。

所述NVM內(nèi)存地址空間由兩個(gè)部分構(gòu)成：PCM區(qū)域和NVMe區(qū)域，用戶程序按需請求不同區(qū)域的頁面；即，

所述異構(gòu)混合內(nèi)存系統(tǒng)，可以是一個(gè)由三種存儲(chǔ)介質(zhì)構(gòu)成的統(tǒng)一內(nèi)存空間，也可以是一個(gè)只有PCM和Flash構(gòu)成的非易失內(nèi)存空間，或者處于二者之間。

所述異構(gòu)混合內(nèi)存系統(tǒng)對DRAM內(nèi)存和非易失存儲(chǔ)內(nèi)存統(tǒng)一編址、統(tǒng)一管理，其地址的范圍為0～n，即將其視作為一個(gè)整體的內(nèi)存，非易失存儲(chǔ)內(nèi)存部分的地址為統(tǒng)一編址的一部分，該部分地址固定不變；DRAM內(nèi)存的地址為統(tǒng)一編址的另一部分，該部分動(dòng)態(tài)變化；Cache占用DRAM內(nèi)存的地址范圍A為0～X，X為DRAM內(nèi)存的最大地址，地址范圍A根據(jù)需求而調(diào)整。

當(dāng)處理器訪問NVM內(nèi)存時(shí)，其具體實(shí)現(xiàn)過程為：

首先將從高速串行總線接收的命令及其數(shù)據(jù)存放在請求隊(duì)列中；

然后從請求隊(duì)列中讀取命令；

當(dāng)為讀命令時(shí)，由緩存管理確定所請求數(shù)據(jù)是否在NVM內(nèi)存的緩存中命中，若在NVM內(nèi)存的緩存中命中則讀取數(shù)據(jù)，發(fā)送到完成隊(duì)列中，通過高速串行總線返回；若未在NVM內(nèi)存的緩存中命中，讀命令地址在PCM內(nèi)存區(qū)域內(nèi)時(shí)，由地址映射模塊執(zhí)行轉(zhuǎn)換獲得物理地址，隨后將物理地址發(fā)送給PCM接口，從PCM區(qū)域讀取的數(shù)據(jù)將送入NVM內(nèi)存緩存，發(fā)送到完成隊(duì)列中，通過高速串行總線返回；若未在NVM內(nèi)存緩存中命中，讀命令地址在NVMe內(nèi)存區(qū)域內(nèi)時(shí)，命令將發(fā)送給NVMe接口，從NVMe區(qū)域讀取的將送入NVM內(nèi)存緩存，發(fā)送到完成隊(duì)列中，通過高速串行總線返回；

當(dāng)為寫命令時(shí)，數(shù)據(jù)將送入NVM內(nèi)存緩存中，將確認(rèn)信息發(fā)送到完成隊(duì)列中；當(dāng)NVM內(nèi)存緩存的數(shù)據(jù)塊需寫回PCM區(qū)域時(shí)，由地址映射模塊執(zhí)行轉(zhuǎn)換獲得物理地址，隨后將地址和數(shù)據(jù)發(fā)送給PCM接口；當(dāng)NVM內(nèi)存緩存的數(shù)據(jù)塊需寫回NVMe區(qū)域時(shí)，地址和數(shù)據(jù)將發(fā)送給NVMe接口。

本發(fā)明的一種基于一致性總線擴(kuò)展非易失內(nèi)存的系統(tǒng)及方法，具有以下優(yōu)點(diǎn)：

本發(fā)明的一種基于一致性總線擴(kuò)展非易失內(nèi)存的系統(tǒng)及方法，設(shè)計(jì)了面向非易失存儲(chǔ)器的異構(gòu)混合內(nèi)存系統(tǒng)架構(gòu)，能夠?qū)Ξ悩?gòu)混合內(nèi)存統(tǒng)一編址，進(jìn)行統(tǒng)一管理，通過新型非易失存儲(chǔ)器與傳統(tǒng)DRAM內(nèi)存混合應(yīng)用，解決DRAM內(nèi)存現(xiàn)有的技術(shù)瓶頸，提升NVM內(nèi)存訪問性能，提高整系統(tǒng)數(shù)據(jù)處理能力，實(shí)用性強(qiáng)，適用范圍廣泛，易于推廣。

附圖說明

為了更清楚的說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

附圖1為本發(fā)明的異構(gòu)混合內(nèi)存系統(tǒng)架構(gòu)圖。

附圖2為異構(gòu)混合內(nèi)存空間地址分布圖。

附圖3為NVM控制芯片內(nèi)存代理模塊圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明作進(jìn)一步的詳細(xì)說明。顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

下面結(jié)合附圖及具體實(shí)施例對本發(fā)明作進(jìn)一步說明。

由于NVM內(nèi)存具有非易失性，在DRAM內(nèi)存與NVM內(nèi)存進(jìn)行混合組成混合內(nèi)存時(shí)，如果采用DRAM內(nèi)存作為NVM內(nèi)存的Cache架構(gòu)，那么由于NVM內(nèi)存的非易失性，DRAM內(nèi)存、Cache中存儲(chǔ)的數(shù)據(jù)與NVM內(nèi)存中的數(shù)據(jù)可能存在不一致的問題。

基于此，如附圖1-3所示，本發(fā)明提供一種基于一致性總線擴(kuò)展非易失內(nèi)存的系統(tǒng)，基于一致性總線擴(kuò)展非易失內(nèi)存，采用cache一致性高速互連總線（CCB）對NVM內(nèi)存介質(zhì)的系統(tǒng)內(nèi)存進(jìn)行擴(kuò)展，對DRAM內(nèi)存和NVM內(nèi)存統(tǒng)一編址實(shí)現(xiàn)異構(gòu)混合內(nèi)存系統(tǒng)的全局cache一致性，采用多隊(duì)列管理，粗細(xì)顆粒度自適應(yīng)等NVM內(nèi)存訪存優(yōu)化技術(shù)。異構(gòu)混合內(nèi)存系統(tǒng)架構(gòu)圖如附圖1所示，每個(gè)節(jié)點(diǎn)通過cache一致性高速互連總線（CCB）彼此互連，每個(gè)節(jié)點(diǎn)有兩個(gè)內(nèi)存控制器，對應(yīng)DRAM內(nèi)存和NVM內(nèi)存，實(shí)現(xiàn)對不同內(nèi)存介質(zhì)的訪問。

其結(jié)構(gòu)包括若干通過cache一致性高速互連總線互連的節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)內(nèi)均配置有處理器、DRAM內(nèi)存和NVM內(nèi)存組成的混合內(nèi)存，其中在處理器與NVM內(nèi)存之間配置有NVM內(nèi)存控制器，在處理器與DRAM內(nèi)存之間配置有DRAM內(nèi)存控制器，其中處理器與NVM內(nèi)存、DRAM內(nèi)存之間均通過cache一致性高速互連總線互連，且對DRAM內(nèi)存和NVM內(nèi)存統(tǒng)一編址實(shí)現(xiàn)異構(gòu)混合內(nèi)存系統(tǒng)的全局cache一致性。

所述NVM內(nèi)存控制器采用內(nèi)存代理的方式管理非易失內(nèi)存NVM內(nèi)存，其結(jié)構(gòu)包括內(nèi)存代理（Home Agent）的方式管理非易失內(nèi)存，主要功能模塊有內(nèi)存代理模塊、cache一致性目錄管理模塊、CCB高速傳輸模塊、請求管理模塊、NVM內(nèi)存接口模塊、NVMe接口模塊及CCB接口模塊。

內(nèi)存代理模塊負(fù)責(zé)在各個(gè)攜帶高速緩存Cache的處理器（Cache Agent）之間維護(hù)系統(tǒng)的數(shù)據(jù)一致性，處理器作為訪存（NVM內(nèi)存）請求的發(fā)起者，非易失性內(nèi)存代理單元（Home Agent）則作為訪存請求的接受者，它代理了它所掛載的這一片NVM內(nèi)存空間。如附圖2內(nèi)存代理包含了一致性流水線、協(xié)議狀態(tài)管理、協(xié)議轉(zhuǎn)換表，請求隊(duì)列進(jìn)入一致性流水線進(jìn)行處理，處理完成后，HA把該請求結(jié)果放入完成隊(duì)列。對于每個(gè)內(nèi)存代理而言，其實(shí)現(xiàn)的一致性協(xié)議必須與處理器CA一端所支持的協(xié)議兼容，因此HA的一致性協(xié)議實(shí)現(xiàn)了資源預(yù)分配機(jī)制，如附圖3所示，即每個(gè)HA必須能夠全部接收CA所發(fā)送的最大請求數(shù)，以解決不同CA對同地址的訪存沖突，避免造成CA一側(cè)請求信道阻塞導(dǎo)致死鎖。

cache一致性目錄管理模塊負(fù)責(zé)目錄cache查找及管理，目錄維護(hù)，每個(gè)目錄項(xiàng)對應(yīng)一個(gè)Cacheline大小的數(shù)據(jù)塊，目錄由多個(gè)目錄項(xiàng)組成，目錄項(xiàng)的數(shù)目與存儲(chǔ)器的總?cè)萘砍烧汝P(guān)系。目錄項(xiàng)由兩部分構(gòu)成，一部分是狀態(tài)信息(State)，另一部分是共享信息。目錄的狀態(tài)信息用于表示目錄當(dāng)前所處的狀態(tài)，該狀態(tài)信息位基本是固定的，不會(huì)隨著系統(tǒng)規(guī)模的增長而變化。本系統(tǒng)中每個(gè)目錄項(xiàng)使用2bit數(shù)據(jù)對目錄狀態(tài)進(jìn)行記錄，目錄狀態(tài)描述如下：

A：最高權(quán)限，標(biāo)記系統(tǒng)中的某個(gè)CA有可能對數(shù)據(jù)有獨(dú)占副本

S：次高權(quán)限，標(biāo)記系統(tǒng)中的某一個(gè)或若干CA可能對數(shù)據(jù)有共享副本

I：最低權(quán)限，標(biāo)記系統(tǒng)中沒有任何CA對數(shù)據(jù)有副本

請求管理模塊負(fù)責(zé)數(shù)據(jù)緩存的管理，請求隊(duì)列、完成隊(duì)列的管理，和NVM內(nèi)存接口、NVMe接口連接，把處理完成的請求結(jié)果保存早數(shù)據(jù)緩存，維護(hù)數(shù)據(jù)緩存和NVM內(nèi)存的一致性。NVM內(nèi)存接口模塊和NVM內(nèi)存連接，NVMe接口和NVM內(nèi)存子卡相連，通過NVM內(nèi)存子卡可擴(kuò)展多個(gè)NVM內(nèi)存單元。

CCB高速傳輸模塊負(fù)責(zé)數(shù)據(jù)的高速傳輸，串并轉(zhuǎn)換，錯(cuò)誤檢驗(yàn)，數(shù)據(jù)重傳及流量控制。

一種基于一致性總線擴(kuò)展非易失內(nèi)存的方法，基于上述系統(tǒng)，該系統(tǒng)配置有處理器、DRAM內(nèi)存和NVM內(nèi)存組成的混合內(nèi)存，非易失內(nèi)存的擴(kuò)展過程為：

處理器與NVM內(nèi)存、DRAM內(nèi)存之間均通過cache一致性高速互連總線互連，且對DRAM內(nèi)存和NVM內(nèi)存統(tǒng)一編址實(shí)現(xiàn)異構(gòu)混合內(nèi)存系統(tǒng)的全局cache一致性，即處理器通過cache一致性高速互連總線連接NVM內(nèi)存控制器，該NVM內(nèi)存控制器擴(kuò)展連接若干NVM內(nèi)存；處理器通過cache一致性高速互連總線連接DRAM內(nèi)存控制器，該DRAM內(nèi)存控制器擴(kuò)展連接若干DRAM內(nèi)存。

所述NVM內(nèi)存地址空間由兩個(gè)部分構(gòu)成：PCM區(qū)域和NVMe區(qū)域，用戶程序按需請求不同區(qū)域的頁面；即，

所述異構(gòu)混合內(nèi)存系統(tǒng)，可以是一個(gè)由三種存儲(chǔ)介質(zhì)構(gòu)成的統(tǒng)一內(nèi)存空間，也可以是一個(gè)只有PCM和Flash構(gòu)成的非易失內(nèi)存空間，或者處于二者之間，其整個(gè)地址空間分布如附圖2所示。

所述異構(gòu)混合內(nèi)存系統(tǒng)對DRAM內(nèi)存和非易失存儲(chǔ)內(nèi)存統(tǒng)一編址、統(tǒng)一管理，其地址的范圍為0～n，即將其視作為一個(gè)整體的內(nèi)存，具體器件類型不可見。非易失存儲(chǔ)內(nèi)存部分的地址為統(tǒng)一編址的一部分，該部分地址固定不變；DRAM內(nèi)存的地址為統(tǒng)一編址的另一部分，該部分動(dòng)態(tài)變化；Cache占用DRAM內(nèi)存的地址范圍A為0～X，X為DRAM內(nèi)存的最大地址，地址范圍A根據(jù)上層請求的特性而調(diào)整。例如，如果請求是讀多寫少的類型，則A將會(huì)變小，即直接讓讀請求發(fā)生在非易失存儲(chǔ)器上；相反，如果請求是讀少寫多的類型，則A會(huì)變大，也即利用更多的DRAM內(nèi)存來充當(dāng)非易失存儲(chǔ)器的Cache，以掩蓋它的寫速度，并提高壽命。

當(dāng)處理器訪問NVM內(nèi)存時(shí)，其具體實(shí)現(xiàn)過程為：

首先將從高速串行總線接收的命令及其數(shù)據(jù)存放在請求隊(duì)列中；

然后從請求隊(duì)列中讀取命令；

當(dāng)為讀命令時(shí)，由緩存管理確定所請求數(shù)據(jù)是否在NVM內(nèi)存的緩存中命中，若在NVM內(nèi)存的緩存中命中則讀取數(shù)據(jù)，發(fā)送到完成隊(duì)列中，通過高速串行總線返回；若未在NVM內(nèi)存的緩存中命中，讀命令地址在PCM內(nèi)存區(qū)域內(nèi)時(shí)，由地址映射模塊執(zhí)行轉(zhuǎn)換獲得物理地址，隨后將物理地址發(fā)送給PCM接口，從PCM區(qū)域讀取的數(shù)據(jù)將送入NVM內(nèi)存緩存，發(fā)送到完成隊(duì)列中，通過高速串行總線返回；若未在NVM內(nèi)存緩存中命中，讀命令地址在NVMe內(nèi)存區(qū)域內(nèi)時(shí)，命令將發(fā)送給NVMe接口，從NVMe區(qū)域讀取的將送入NVM內(nèi)存緩存，發(fā)送到完成隊(duì)列中，通過高速串行總線返回；

當(dāng)為寫命令時(shí)，數(shù)據(jù)將送入NVM內(nèi)存緩存中，將確認(rèn)信息發(fā)送到完成隊(duì)列中；當(dāng)NVM內(nèi)存緩存的數(shù)據(jù)塊需寫回PCM區(qū)域時(shí)，由地址映射模塊執(zhí)行轉(zhuǎn)換獲得物理地址，隨后將地址和數(shù)據(jù)發(fā)送給PCM接口；當(dāng)NVM內(nèi)存緩存的數(shù)據(jù)塊需寫回NVMe區(qū)域時(shí)，地址和數(shù)據(jù)將發(fā)送給NVMe接口。

上述具體實(shí)施方式僅是本發(fā)明的具體個(gè)案，本發(fā)明的專利保護(hù)范圍包括但不限于上述具體實(shí)施方式，任何符合本發(fā)明的一種基于一致性總線擴(kuò)展非易失內(nèi)存的系統(tǒng)及方法的權(quán)利要求書的且任何所述技術(shù)領(lǐng)域的普通技術(shù)人員對其所做的適當(dāng)變化或替換，皆應(yīng)落入本發(fā)明的專利保護(hù)范圍。