本發(fā)明涉及電子設(shè)備技術(shù)領(lǐng)域，更具體的說，涉及一種電子設(shè)備以及控制方法。

背景技術(shù)：

隨著科學(xué)技術(shù)的不斷發(fā)展，筆記本電腦越來越廣泛的應(yīng)用于人們的日常生活以及工作當(dāng)中，為人們的日常生活以及工作帶來了巨大的便利，成為當(dāng)今人們不可或缺的重要工具。

而隨著手機(jī)等移動(dòng)終端的普及，筆記本電腦上集成了至少一個(gè)USB Type-C接口(簡(jiǎn)稱USB C接口)，以便于為移動(dòng)終端供電或是與移動(dòng)終端進(jìn)行數(shù)據(jù)交互。

當(dāng)USB Type-C接口用于為移動(dòng)終端供電時(shí)，初始輸出設(shè)置是3A的電流輸出，供電電流較大，此時(shí)，如果筆記本電腦的CPU同時(shí)具有較大的工作頻率，可能會(huì)導(dǎo)致筆記本電腦過載，即筆記本電腦的電源裝置的實(shí)際放電功率會(huì)大于電源裝置的最大放電功率。為了避免對(duì)筆記本電腦的電源裝置造成損壞，現(xiàn)有技術(shù)一般會(huì)通過降低筆記本電腦的CPU頻率來限制系統(tǒng)總功率，進(jìn)而導(dǎo)致筆記本電腦的性能降低。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述問題，本發(fā)明提供了一種電子設(shè)備以及控制方法，本發(fā)明技術(shù)方案在為移動(dòng)終端供電的同時(shí)，不會(huì)降低電子設(shè)備的性能。為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種電子設(shè)備，所述電子設(shè)備包括：

CPU；

與所述CPU連接的電源控制系統(tǒng)；

與所述電源控制系統(tǒng)連接的輸出端口，所述輸出端口用于為外設(shè)設(shè)備供電；

其中，所述電源控制系統(tǒng)用于在所述電子設(shè)備過載時(shí)生成CPU降頻指令，判斷CPU降頻指令是否滿足第一條件，如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率。

優(yōu)選的，在上述電子設(shè)備中，所述電源控制系統(tǒng)包括：

與所述CPU連接的嵌入式控制器；

與所述嵌入式控制器連接的充電控制芯片；

與所述嵌入式控制器連接的電源傳輸控制器，所述電源傳輸控制器與電源裝置以及所述輸出端口連接；

當(dāng)所述電子設(shè)備過載時(shí)，所述充電控制芯片用于生成所述CPU降頻指令；所述嵌入式控制器用于判斷CPU降頻指令是否滿足第一條件，如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率。

優(yōu)選的，在上述電子設(shè)備中，所述嵌入式控制器用于判斷預(yù)設(shè)時(shí)間內(nèi)獲取的所述CPU降頻指令的次數(shù)是否大于預(yù)設(shè)閾值，如果是，則滿足所述第一條件，如果否，則不滿足所述第一條件。

優(yōu)選的，在上述電子設(shè)備中，當(dāng)所述CPU降頻指令不滿足所述第一條件，所述嵌入式控制器用于使得所述CPU響應(yīng)所述CPU降頻指令，降低所述CPU的工作頻率，以降低所述CPU的功耗。

優(yōu)選的，在上述電子設(shè)備中，當(dāng)所述CPU降頻指令滿足第一條件時(shí)，所述嵌入式控制器用于將所述輸出端口的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，判斷所述CPU降頻指令是否滿足所述第一條件，如果是，將所述輸出端口的輸出功率由所述次級(jí)輸出功率降低至最小輸出功率；

其中，所述最小輸出功率與所述CPU的最大功耗之和小于電源裝置的額定輸出功率。

優(yōu)選的，在上述電子設(shè)備中，所述嵌入式控制器還用于當(dāng)所述輸出端口未連接外設(shè)設(shè)備時(shí)，將所述輸出端口的輸出設(shè)置恢復(fù)為初始值。

本發(fā)明還提供了一種電子設(shè)備的控制方法，所述電子設(shè)備具有用于為外設(shè)設(shè)備供電的輸出端口，所述控制方法包括：

判斷CPU降頻指令是否滿足第一條件；

如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率。

優(yōu)選的，在上述控制方法中，所述判斷所述CPU降頻指令是否滿足第一條件包括：

如果預(yù)設(shè)時(shí)間內(nèi)獲取的所述CPU降頻指令的次數(shù)大于預(yù)設(shè)閾值，則滿足所述第一條件，否則，則不滿足所述第一條件。

優(yōu)選的，在上述控制方法中，當(dāng)所述CPU降頻指令不滿足所述第一條件時(shí)，響應(yīng)所述CPU降頻指令，降低所述CPU的工作頻率，以降低所述CPU的功耗。

優(yōu)選的，在上述控制方法中，所述降低所述輸出端口的輸出功率包括：

將所述輸出端口的輸出功率由最大輸出功率降低至次級(jí)輸出功率；

判斷所述輸出端口的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，所述CPU降頻指令是否滿足所述第一條件；

如果是，將所述輸出端口的輸出功率由所述次級(jí)輸出功率降低至最小輸出功率；

其中，所述最小輸出功率與所述CPU的最大功耗之和小于電源裝置的額定輸出功率。

優(yōu)選的，在上述控制方法中，還包括：

當(dāng)所述輸出端口未連接外設(shè)設(shè)備時(shí)，將所述輸出端口的輸出設(shè)置恢復(fù)為初始值。

通過上述描述可知，本發(fā)明技術(shù)方案提供的控制方法以及電子設(shè)備中，當(dāng)通過所述電子設(shè)備為外設(shè)設(shè)備供電時(shí)，電源控制系統(tǒng)在所述電子設(shè)備過載時(shí)生成CPU降頻指令，判斷CPU降頻指令是否滿足第一條件，如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率?？梢?，本發(fā)明技術(shù)方案中，如果電子設(shè)備為外設(shè)設(shè)備供電時(shí)導(dǎo)致所述電子設(shè)備發(fā)生過載問題，維持CPU的工作頻率，通過降低輸出端口的輸出功率，以保證CPU的正常穩(wěn)定運(yùn)行。因此，本發(fā)明技術(shù)方案在為移動(dòng)終端供電的同時(shí)，不會(huì)降低電子設(shè)備的性能。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的一種電子設(shè)備的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供給的另一種電子設(shè)備的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的一種電子設(shè)備的控制方法的流程示意圖；

圖4為本發(fā)明實(shí)施例提供的一種降低輸出端口輸出功率方法的流程示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。

參考圖1，圖1為本發(fā)明實(shí)施例提供的一種電子設(shè)備的結(jié)構(gòu)示意圖，該電子設(shè)備包括：CPU(中央處理器)11；與所述CPU11連接的電源控制系統(tǒng)12；與所述電源控制系統(tǒng)12連接的輸出端口13，所述輸出端口13用于為外設(shè)設(shè)備供電。

其中，所述電源控制系統(tǒng)12用于在所述電子設(shè)備過載時(shí)生成CPU降頻指令，判斷CPU降頻指令是否滿足第一條件，如果是，保持CPU11的工作頻率，降低所述輸出端口13的輸出功率。

本發(fā)明實(shí)施例中，該電子設(shè)備可以為筆記本電腦、一體機(jī)電腦、臺(tái)式電腦以及電視機(jī)等可以連接其他外設(shè)設(shè)備的電子設(shè)備，電子設(shè)備可以通過輸出端口13與外設(shè)設(shè)備進(jìn)行數(shù)據(jù)交互以及為外設(shè)設(shè)備供電。外設(shè)設(shè)備可以為智能手機(jī)、平板電腦以及智能穿戴設(shè)備等。

所述輸出端口13可以為USB Type-C接口。本發(fā)明實(shí)施例中，所述電子設(shè)備具有至少一個(gè)USB Type-C接口。

所述電子設(shè)備中，電源控制系統(tǒng)12的具體結(jié)構(gòu)可以如圖2所示，圖2為本發(fā)明實(shí)施例提供給的另一種電子設(shè)備的結(jié)構(gòu)示意圖，圖2所示電子設(shè)備中，電子設(shè)備具有電源裝置21，通過所述電源裝置21通過工作電壓。所述電源裝置21包括蓄電池模塊和/或電源適配器。所述蓄電池可以為鋰電池，具有電壓高、使用壽命長、安全性能好以及充電速度快等優(yōu)點(diǎn)。所述電源適配器與市電電網(wǎng)連接，將電網(wǎng)220V的交流電轉(zhuǎn)換為電子設(shè)備需要的工作電壓。

電源控制系統(tǒng)12包括：與所述CPU11連接的嵌入式控制器(EC)121；與所述嵌入式控制器121連接的充電控制芯片122；與所述嵌入式控制器121連接的電源傳輸控制器123，所述電源傳輸控制器123與電源裝置以及所述輸出端口13連接。

當(dāng)所述電子設(shè)備過載時(shí)，所述充電控制芯片用于生成所述CPU降頻指令；所述嵌入式控制器121用于判斷所述CPU降頻指令是否滿足第一條件，如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率。

以筆記本電腦為例，現(xiàn)有技術(shù)中，筆記本電腦出現(xiàn)過載問題，生成CPU降頻指令后，CPU即刻響應(yīng)CPU降頻指令，CPU在收到CPU降頻指令的預(yù)設(shè)時(shí)長內(nèi)降低工作頻率，該預(yù)設(shè)時(shí)長過后，CPU回復(fù)正常工作需要的工作頻率。如果過載問題仍然存在，再次生成CPU降頻指令，CPU再次響應(yīng)CPU降頻指令。如此循環(huán)往復(fù)，直至過載問題消除不再生成CPU降頻指令。

所述嵌入式控制器121具有檢測(cè)裝置，在至少一個(gè)所述輸出端口13為外設(shè)設(shè)備供電時(shí)，該檢測(cè)裝置生成第一反饋信號(hào)。此時(shí)，所述嵌入式控制器121在獲取所述第一反饋信號(hào)后，如果發(fā)生過載問題，生成所述CPU降頻指令，并開始判斷所述CPU降頻指令是否滿足第一條件。

在所有所述輸出端口13均未為外設(shè)設(shè)備供電時(shí)，該檢測(cè)裝置生成第二反饋信號(hào)。此時(shí)，如果發(fā)生過載問題，所述嵌入式控制器121在獲取所述第二反饋信號(hào)后，生成CPU降頻指令后，CPU11按照現(xiàn)有技術(shù)響應(yīng)CPU降頻指令，進(jìn)行降頻，以保護(hù)電源裝置21。

本發(fā)明實(shí)施例中，與現(xiàn)有的CPU降頻控制不同。充電控制芯片122會(huì)實(shí)施偵測(cè)電源裝置21，出現(xiàn)過載問題時(shí)，電源裝置21的放電功率超過了設(shè)定的最大放電功率，充電控制芯片122會(huì)生成所述CPU降頻指令。

所述嵌入式控制器121在判斷是否滿足第一條件時(shí)，具體包括：所述嵌入式控制器121用于判斷預(yù)設(shè)時(shí)間內(nèi)獲取的所述CPU降頻指令的次數(shù)是否大于預(yù)設(shè)閾值，如果是，則滿足所述第一條件，如果否，則不滿足所述第一條件。設(shè)定預(yù)設(shè)次數(shù)為N次，預(yù)設(shè)時(shí)間為M秒。M，N為正整數(shù)，可以根據(jù)過載檢測(cè)的精度設(shè)置M、N的具體取值，本發(fā)明實(shí)施例中，對(duì)M、N不做具體限定。

所述嵌入式控制器121具有計(jì)數(shù)電路。所述嵌入式控制器121在獲取所述第一反饋信號(hào)后，如果發(fā)生過載問題，所述嵌入式控制器121在第一次生成所述CPU降頻指令后開始計(jì)數(shù)，如果在M秒內(nèi)生成N次所述CPU降頻指令，則表明電源裝置21的當(dāng)前實(shí)際放電功率大于電源裝置21的最大放電功率。

在通過電子設(shè)備為外設(shè)設(shè)備供電時(shí)，如果出現(xiàn)過載問題，可能是CPU的當(dāng)前工作頻率的非正常增大，如筆記本電腦通過硬件性能測(cè)試軟件測(cè)試硬件性能時(shí)，即便未向外設(shè)設(shè)備供電，也會(huì)導(dǎo)致CPU工作頻率激增。

鑒于上述情況，在所述嵌入式控制器121開始計(jì)數(shù)時(shí)，在M秒內(nèi)，如果所述嵌入式控制器121生成的所述CPU降頻指令的此時(shí)不大于N，此時(shí)不滿足所述第一條件。不滿足第一條件的原因包括但不局限于上述測(cè)試硬件性能的情況。則在此期間，所述嵌入式控制器121每生成一次所述CPU降頻指令，CPU11按照現(xiàn)有技術(shù)響應(yīng)CPU降頻指令，進(jìn)行降頻，以保護(hù)電源裝置21?？梢姡?dāng)所述CPU降頻指令不滿足所述第一條件，所述嵌入式控制器121用于使得所述CPU11響應(yīng)所述CPU降頻指令，將所述CPU的工作頻率，以將所述CPU的功耗。

如果在M秒內(nèi)，如果所述嵌入式控制器121生成的所述CPU降頻指令的此時(shí)大于N，此時(shí)滿足所述第一條件，則在此期間，CPU11按照現(xiàn)有技術(shù)響應(yīng)前N次的CPU降頻指令，進(jìn)行降頻，以保護(hù)電源裝置21，在所述嵌入式控制器121生成第N次CPU降頻指令后，在所述嵌入式控制器121的控制下，保持CPU11的工作頻率，降低所述輸出端口13的輸出功率。

這樣，在保持CPU11性能的同時(shí)，控制所述輸出端口13以較低的輸出功率為外設(shè)設(shè)備充電，不影響CPU11的性能，同時(shí)還可以為外設(shè)設(shè)備充電。

可選的，在本發(fā)明實(shí)施例中，當(dāng)所述CPU降頻指令滿足第一條件時(shí)，所述嵌入式控制器121用于將所述輸出端口13的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，判斷所述CPU降頻指令是否滿足所述第一條件，如果是，將所述輸出端口13的輸出功率由所述次級(jí)輸出功率降低至最小輸出功率。

其中，所述最小輸出功率與所述CPU11的最大功耗之和小于電源裝置21的額定輸出功率，即所述最小輸出功率與所述CPU11的最大功耗之和小于上述設(shè)定的最大放電功率。這樣，即使CPU11處于最大功耗對(duì)應(yīng)的工作頻率，加上預(yù)設(shè)的最小輸出功率，也不會(huì)超出于電源裝置21的額定輸出功率，在保證CPU11正常工作頻率以及為外設(shè)設(shè)備供電的同時(shí)，使得電池處于非超負(fù)荷工作狀態(tài)，避免了對(duì)電池壽命的損傷。

當(dāng)所述輸出端口13的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，再次判斷所述CPU降頻指令是否滿足所述第一條件時(shí)，判斷過程與所述輸出端口13的輸出功率為最大輸出功率時(shí)的判斷過程相同。

當(dāng)所述輸出端口13的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，如果過載問題消除，則此時(shí)降低至次級(jí)輸出功率后，為外設(shè)設(shè)備充電的同時(shí)，CPU11的工作頻率保持不變。

當(dāng)所述輸出端口13的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，如果過載問題未消除，所述嵌入式控制器121會(huì)持續(xù)生成所述CPU降頻指令。此時(shí)，過載問題可能是由于輸出端口13的輸出功率降低幅度較小導(dǎo)致過載問題仍然存在，也可能是輸出端口13降低輸出功率后，由于為外設(shè)設(shè)備充電導(dǎo)致的過載問題已經(jīng)消除，此時(shí)的過載問題是由于CPU11處于頻率非正常增大的階段導(dǎo)致的。有鑒于此，當(dāng)所述CPU降頻指令滿足第一條件時(shí)，所述嵌入式控制器121在所述輸出端口13的輸出功率由最大輸出功率降低至次級(jí)輸出功率后開始計(jì)數(shù)，判斷預(yù)設(shè)時(shí)間內(nèi)獲取的所述CPU降頻指令的次數(shù)是否大于預(yù)設(shè)閾值，如果是，則滿足所述第一條件，如果否，則不滿足所述第一條件。

同樣，滿足第一條件時(shí)，CPU11按照現(xiàn)有技術(shù)響應(yīng)前N次的CPU降頻指令，進(jìn)行降頻，在所述嵌入式控制器121生成第N次CPU降頻指令后，在所述嵌入式控制器121的控制下，保持CPU11的工作頻率，降低所述輸出端口13的輸出功率。此時(shí)，表明需要輸出端口13需要進(jìn)一步降低輸出功率以保證CPU11的正常工作頻率。

不滿足第一條件時(shí)所述嵌入式控制器121每生成一次所述CPU降頻指令，CPU11按照現(xiàn)有技術(shù)響應(yīng)CPU降頻指令，進(jìn)行降頻。當(dāng)所述輸出端口13的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，能夠避免可能存在的CPU11工作頻率的非正常增大導(dǎo)致的過載問題，此時(shí)無需降低輸出端口13的輸出功率，CPU11響應(yīng)幾次CPU降頻指令后，過載問題即可自動(dòng)消除。

本發(fā)明實(shí)施例中，對(duì)于輸出端口13的輸出功率的控制可以通過控制器輸出電流實(shí)現(xiàn)。輸出端口13初始設(shè)置的最大輸出功率對(duì)應(yīng)的輸出電流可以為USB Type-C接口的3A。

可選的，所述嵌入式控制器121還用于當(dāng)所述輸出端口13未連接外設(shè)設(shè)備時(shí)，將所述輸出端口13的輸出設(shè)置恢復(fù)為初始值。如上述，當(dāng)所述輸出端口13為USB Type-C接口時(shí)，初始值為最大輸出功率，對(duì)應(yīng)的輸出電流可以為直流3A。所述嵌入式控制器121可以通過檢測(cè)裝置檢測(cè)所述輸出端口13是否連接外設(shè)設(shè)備。

通過上述描述可知，本發(fā)明實(shí)施例提供的電子裝備在通過輸出端口13為外設(shè)設(shè)備供電的同時(shí)可以保證CPU的正常工作頻率，使得電子設(shè)備的性能不受影響，便于用戶的使用。

基于上述電子設(shè)備實(shí)施例，本發(fā)明另一實(shí)施例還提供了一種控制方法，用于上述實(shí)施例中的電子設(shè)備。如上述，所述電子設(shè)備具有用于為外設(shè)設(shè)備供電的輸出端口，所述控制方法如圖3所示，圖3為本發(fā)明實(shí)施例提供的一種電子設(shè)備的控制方法的流程示意圖，該控制方法包括：

步驟S11：判斷CPU降頻指令是否滿足第一條件。

該步驟中，所述判斷所述CPU降頻指令是否滿足第一條件包括：如果預(yù)設(shè)時(shí)間內(nèi)獲取的所述CPU降頻指令的次數(shù)大于預(yù)設(shè)閾值，則滿足所述第一條件，否則，則不滿足所述第一條件。具體實(shí)現(xiàn)方式可以參見上述電子設(shè)備實(shí)施例相關(guān)描述，在此不再贅述。

步驟S12：如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率。

所述降低所述輸出端口的輸出功率的方法如圖4所示，圖4為本發(fā)明實(shí)施例提供的一種降低輸出端口輸出功率方法的流程示意圖，該方法包括：

步驟S21：將輸出端口的輸出功率由最大輸出功率降低至次級(jí)輸出功率。

步驟S22：判斷輸出端口的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，CPU降頻指令是否滿足第一條件；

步驟S24：如果是，將所述輸出端口的輸出功率由所述次級(jí)輸出功率降低至最小輸出功率；

其中，所述最小輸出功率與所述CPU的最大功耗之和小于電源裝置的額定輸出功率。

圖4所示方法具體實(shí)現(xiàn)原理可以參見上述電子設(shè)備實(shí)施例相關(guān)描述，在此不再贅述。

步驟S13：如果否，使得CPU響應(yīng)CPU降頻指令，降低CPU的工作頻率，以降低所述CPU的功耗。

可選的，本發(fā)明實(shí)施例所述控制方法還包括：當(dāng)所述輸出端口未連接外設(shè)設(shè)備時(shí)，將所述輸出端口的輸出設(shè)置恢復(fù)為初始值。

本發(fā)明實(shí)施例所述控制方法中，在發(fā)生過載問題時(shí)，通過逐步降低電子設(shè)備的輸出端口的輸出功率來保證CPU的正常工作頻率，在保證為外設(shè)設(shè)備充電的同時(shí)，保證了CPU的工作性能。

本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。對(duì)于實(shí)施例公開的控制方法而言，由于其與實(shí)施例公開的電子設(shè)備相對(duì)應(yīng)，所以描述的比較簡(jiǎn)單，相關(guān)之處參見電子設(shè)備對(duì)應(yīng)部分說明即可。

對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。