技術(shù)總結(jié)
本發(fā)明公開了一種系統(tǒng)級芯片(SoC)，包括：中央處理器(CPU)；現(xiàn)場可編程門陣列(FPGA)，其中設(shè)有加密/解密模塊，CPU通過系統(tǒng)總線連接到所述加密/解密模塊；以及片上存儲(chǔ)器，其通過系統(tǒng)總線連接到所述加密/解密模塊并且其中存儲(chǔ)有預(yù)設(shè)的加密和/或不加密的系統(tǒng)程序和執(zhí)行所述系統(tǒng)程序所需的數(shù)據(jù)。所述加密/解密模塊：在系統(tǒng)程序和/或數(shù)據(jù)以預(yù)定的地址映射關(guān)系存儲(chǔ)于片上存儲(chǔ)器中時(shí)，將CPU發(fā)送的地址解密為系統(tǒng)程序和/或數(shù)據(jù)在片上存儲(chǔ)器中的實(shí)際地址；并且/或者在系統(tǒng)程序和/或數(shù)據(jù)是加密的時(shí)，對CPU經(jīng)由FPGA從片上存儲(chǔ)器讀取的系統(tǒng)程序和/或數(shù)據(jù)進(jìn)行解密，以及對從CPU經(jīng)由FPGA傳輸?shù)狡洗鎯?chǔ)器的數(shù)據(jù)進(jìn)行加密。

技術(shù)研發(fā)人員：周清睿
受保護(hù)的技術(shù)使用者：周清睿
文檔號碼：201710155461
技術(shù)研發(fā)日：2017.03.16
技術(shù)公布日：2017.05.17