本發(fā)明涉及一種電路，尤其是一種支持ddr數(shù)據(jù)格式的lvds接收電路，屬于集成電路的技術(shù)領(lǐng)域。

背景技術(shù)：

隨著計(jì)算機(jī)性能的提高和大規(guī)模集成電路產(chǎn)業(yè)的進(jìn)步，人們對(duì)網(wǎng)絡(luò)性能的要求越來越高，使得數(shù)據(jù)傳輸朝著低成本、低誤碼率和高速傳輸?shù)姆较虬l(fā)展。由于時(shí)鐘抖動(dòng)、偏斜、隊(duì)列間同步以及串?dāng)_噪聲等的影響，并行傳輸速率的進(jìn)一步提高遇到了難以逾越的障礙，串行傳輸方式逐漸成為深亞微米下高速數(shù)據(jù)傳輸系統(tǒng)的主要傳輸方式。但是常規(guī)的cmos(complementarymetaloxidesemiconductor)和ttl(transistor-transistorlogic)由于自身的電路特性和信號(hào)特點(diǎn)，很難在芯片外部實(shí)現(xiàn)200mhz以上的信號(hào)傳輸，芯片內(nèi)外的數(shù)據(jù)傳輸速度差異已成為影響系統(tǒng)性能的一個(gè)重要的瓶頸。

為了實(shí)現(xiàn)高速信號(hào)傳輸，節(jié)省功耗和降低成本，采用串行的、小擺幅的信號(hào)傳輸逐漸成為一種趨勢(shì)。國(guó)際上也提出了低電壓低擺幅的信號(hào)傳輸技術(shù)，開發(fā)了lvds(low-voltagedifferentialsignal)電平標(biāo)準(zhǔn)的傳輸接口用來代替?zhèn)鹘y(tǒng)全擺幅的ttl和cmos電平的傳輸接口。

lvds的傳輸方式需要相應(yīng)的發(fā)送電路和接收電路，而且傳輸一路信號(hào)需要兩個(gè)管腳，但是它有著高的傳輸能力、低噪聲、低功耗、集成能力強(qiáng)的優(yōu)點(diǎn)，因此非常適用于高頻、高速的傳輸環(huán)境下。

在單倍數(shù)據(jù)速率(sdr)lvds中，發(fā)送電路在一個(gè)時(shí)鐘沿傳送數(shù)據(jù)，接收器在另外一個(gè)時(shí)鐘沿接收數(shù)據(jù)。而在雙倍數(shù)據(jù)速率(ddr)lvds中，發(fā)送電路在每一個(gè)時(shí)鐘沿傳送數(shù)據(jù)，因此，在相同時(shí)間內(nèi)，ddr傳輸?shù)臄?shù)據(jù)量是sdr的兩倍，可以最大化發(fā)揮lvds傳輸技術(shù)的數(shù)據(jù)吞吐率優(yōu)勢(shì)。此時(shí)，lvds接收電路正確采樣的時(shí)序更加復(fù)雜。此外，對(duì)于lvds的ddr傳輸，尚無法進(jìn)行ddr數(shù)據(jù)格式的傳輸，也無法在無效狀態(tài)下提供保護(hù)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種支持ddr數(shù)據(jù)格式的lvds接收電路，其結(jié)構(gòu)緊湊，能實(shí)現(xiàn)失效保護(hù)，能在寬共模電壓輸入范圍內(nèi)工作，支持ddr格式的數(shù)據(jù)輸入，提高數(shù)據(jù)傳輸速率，安全可靠。

按照本發(fā)明提供的技術(shù)方案，所述支持ddr數(shù)據(jù)格式的lvds接收電路，包括用于接收若干路lvds差分?jǐn)?shù)據(jù)的lvds接口接收電路以及與所述lvds接口接收的電路連接的ddr格式轉(zhuǎn)換電路；lvds接口接收電路能將接收每路的lvds差分?jǐn)?shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)的cmos信號(hào)，ddr格式轉(zhuǎn)換電路能將lvds接口接收的電路轉(zhuǎn)換得到每一路的cmos信號(hào)轉(zhuǎn)換為兩路sdr信號(hào)。

所述lvds接口接收電路內(nèi)包括若干并列的lvds接收器，lvds接口接收電路通過一個(gè)lvds接收器接收一路lvds差分?jǐn)?shù)據(jù)，且lvds接口接收電路通過一個(gè)lvds接收器接收同步時(shí)鐘；lvds接收器在接收一路lvds差分?jǐn)?shù)據(jù)后，能將所述lvds差分?jǐn)?shù)據(jù)轉(zhuǎn)化為對(duì)應(yīng)的cmos信號(hào)。

所述lvds接收器包括對(duì)lvds差分?jǐn)?shù)據(jù)進(jìn)行預(yù)放大的預(yù)放大器以及對(duì)所述lvds差分?jǐn)?shù)據(jù)進(jìn)行檢測(cè)的失效保護(hù)模塊，所述預(yù)放大器通過電流選擇模塊與電壓比較器連接，失效保護(hù)模塊根據(jù)接收的lvds差分?jǐn)?shù)據(jù)輸出數(shù)據(jù)狀態(tài)信息，且能將所述數(shù)據(jù)狀態(tài)信息傳輸至電壓比較器；

電流選擇模塊能將預(yù)放大器放大后的lvds差分?jǐn)?shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)的電流，并選擇較大的電流，且將所述選擇較大的電流轉(zhuǎn)換為電壓并將所述轉(zhuǎn)換的電壓送至電壓比較器內(nèi)，電壓比較器將差分電壓信號(hào)轉(zhuǎn)換為cmos信號(hào)，并能根據(jù)失效保護(hù)模塊的數(shù)據(jù)狀態(tài)信息，確定輸出為轉(zhuǎn)換的cmos信號(hào)或輸出失效保護(hù)信號(hào)。

所述電壓比較器的輸出端通過整形緩沖電路與ddr格式轉(zhuǎn)化電路連接。

所述預(yù)放大器包括nmos差分對(duì)以及pmos差分對(duì)，nmos差分對(duì)包括nmos管n1以及nmos管n2，pmos差分對(duì)包括pmos管p1以及pmos管p2；

nmos管n1的柵極端與pmos管p3的柵極端連接，nmos管n2的柵極端與pmos管p4的柵極端連接，nmos管n1的柵極端、nmos管n2的柵極端分別接收lvds差分?jǐn)?shù)據(jù)中的兩路數(shù)據(jù)；

nmos管n1的源極端、nmos管n2的源極端與nmos管n9的漏極端連接，nmos管n9的源極端接地；nmos管n1的漏極端與pmos管p1的源極端以及pmos管p1的柵極端連接，nmos管n2的漏極端與pmos管p2的源極端以及pmos管p2的柵極端連接，pmos管p1的漏極端以及pmos管p2的漏極端均與電壓vdd連接；

pmos管p3的漏極端以及pmos管p4的漏極端均與pmos管p5的源極端連接，pmos管p5的漏極端與電壓vdd連接，pmos管p5的柵極端接偏置電壓va；pmos管p3的源極端與nmos管n3的漏極端以及nmos管n6的柵極端連接，nmos管n3的柵極端以及nmos管的源極端均接地；pmos管p4的源極端與nmos管n4的漏極端、nmos管n4的柵極端以及nmos管n5的柵極端連接，nmos管n4的源極端、nmos管n5的源極端以及nmos管n6的源極端均接地；

nmos管n1的漏極端、nmos管n2的漏極端與電流選擇模塊的輸入端連接，電流選擇模塊的輸出端與nmos管n5的漏極端、nmos管n6的漏極端連接，且電流選擇模塊的輸出端通過電流電壓轉(zhuǎn)化模塊與電壓比較器的輸入端連接。

所述電流選擇模塊包括第一電流選擇電路以及與所述第一電流選擇電路結(jié)構(gòu)相同的第二電流選擇電路；電流電壓轉(zhuǎn)化模塊包括nmos管n7以及nmos管n8，nmos管n1的漏極端與第一電流選擇電路的輸入端連接，第一電流選擇電路的一輸出端與nmos管n5的漏極端連接，第一電流選擇電路的另一輸出端與nmos管n7的漏極端、nmos管n7的柵極端以及電壓比較器的一輸入端連接；

nmos管n2的漏極端與第二電流選擇電路的輸入端連接，第二電流選擇電路的一輸出端與nmos管n6的漏極端連接，第二電流選擇電路的另一輸出端與nmos管n8的漏極端、nmos管n8的柵極端以及電壓比較器的另一輸入端連接；nmos管n7的源極端以及nmos管n8的源極端均接地。

所述第一電流選擇電路包括pmos管p6、pmos管p7、pmos管p8以及pmos管p9；pmos管p6的柵極端與pmos管p7的柵極端相連，且pmos管p6的柵極端形成第一電流選擇電路的輸入端；pmos管p6的漏極端、pmos管p7的漏極端、pmos管p8的漏極端以及pmos管p9的漏極端均與電壓vdd連接；pmos管p7的漏極端與pmos管p8的柵極端以及pmos管p8的漏極端相互連接，以形成第一電流選擇電路的一輸出端；pmos管p8的柵極端與pmos管p9的柵極端連接，且pmos管p6的漏極端與pmos管p9的漏極端相互連接，以形成第一的電流選擇電路的另一輸出端。

所述電壓比較器包括nmos差分對(duì)，所述nmos差分對(duì)包括nmos管n10以及nmos管n11，nmos管n10的柵極端、nmos管n11的柵極端分別形成電壓比較器的兩個(gè)輸入端，nmos管n10的源極端、nmos管n11的源極端與nmos管n16的漏極端連接，nmos管n16的漏極端接地，nmos管n16的柵極端接偏置電壓vb；

nmos管n10的漏極端與pmos管p10的源極端、pmos管p10的柵極端以及pmos管p11的柵極端連接，nmos管n11的漏極端與pmos管p13的源極端、pmos管p13的柵極端以及pmos管p12的柵極端連接，pmos管p10的漏極端、pmos管p11的漏極端、pmos管p12的漏極端以及pmos管p13的漏極端均與電壓vdd連接；

pmos管p11的源極端與nmos管n12的漏極端、nmos管n14的漏極端、nmos管n14的柵極端以及nmos管n13的柵極端連接，pmos管p12的源極端與nmos管n13的漏極端、nmos管n12的柵極端、nmos管n15的柵極端以及nmos管n15的漏極端連接，nmos管n12的源極端、nmos管n13的源極端、nmos管n14的源極端以及nmos管n15的源極端均接地。

所述失效保護(hù)電路包括用于接收lvds差分?jǐn)?shù)據(jù)的窗口比較器及與所述窗口比較器輸出端連接的或門，或門的輸出端與第一反相器的輸入端連接，第一反相器的輸出端與電容c1的一端以及輸出驅(qū)動(dòng)器的輸入端連接，電容c1的另一端接地。

所述ddr格式轉(zhuǎn)換電路包括若干數(shù)據(jù)轉(zhuǎn)換電路，ddr格式轉(zhuǎn)換電路內(nèi)數(shù)據(jù)轉(zhuǎn)換電路的數(shù)量比lvds接口接收電路內(nèi)lvds接收器的數(shù)量少一個(gè)，數(shù)據(jù)轉(zhuǎn)換電路與lvds接收器一一對(duì)應(yīng)，以便僅對(duì)cmos信號(hào)轉(zhuǎn)換為兩路sdr信號(hào)；

數(shù)據(jù)轉(zhuǎn)換電路包括第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器以及第四d觸發(fā)器；第一d觸發(fā)器的d端以及第三d觸發(fā)器的d端與lvds接收器的輸出端連接，第二d觸發(fā)器的d端與第一d觸發(fā)器的q端連接，第四d觸發(fā)器的d端與第三d觸發(fā)器的q端連接，第一d觸發(fā)器的clk端、第二d觸發(fā)器的clk端以及第四d觸發(fā)器的clk端均與同步時(shí)鐘信號(hào)連接，所述同步時(shí)鐘信號(hào)通過第二反相器與第三d觸發(fā)器的clk端連接。

本發(fā)明的優(yōu)點(diǎn)：lvds接口接收電路能將接收每路的lvds差分?jǐn)?shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)的cmos信號(hào)，ddr格式轉(zhuǎn)換電路能將lvds接口接收電路轉(zhuǎn)換得到每一路的cmos信號(hào)轉(zhuǎn)換為兩路sdr信號(hào)，lvd接收器包括預(yù)放大器、電流選擇模塊、電壓比較器、整形緩沖模塊以及失效保護(hù)模塊，從而能實(shí)現(xiàn)失效保護(hù)，能在寬共模電壓輸入范圍內(nèi)工作，支持ddr格式的數(shù)據(jù)輸入，提高數(shù)據(jù)傳輸速率，安全可靠。

附圖說明

圖1為本發(fā)明sdr/ddr數(shù)據(jù)格式的時(shí)序圖。

圖2為本發(fā)明的電路框圖。

圖3為本發(fā)明lvds數(shù)據(jù)轉(zhuǎn)換至cmos信號(hào)的示意圖。

圖4為本發(fā)明lvds接收器的電路框圖。

圖5為本發(fā)明預(yù)放大器、電流選擇模塊以及電壓比較器的電路原理圖。

圖6為本發(fā)明第一電流選擇電路的電路原理圖。

圖7為本發(fā)明電壓比較器的電路原理圖。

圖8為本發(fā)明失效保護(hù)電路的電路原理圖。

圖9為本發(fā)明ddr數(shù)據(jù)轉(zhuǎn)換電路的框圖。

圖10為本發(fā)明ddr數(shù)據(jù)轉(zhuǎn)換電路的轉(zhuǎn)換時(shí)序圖。

附圖標(biāo)記說明：1-lvds接口接收電路、2-lvds接收器、3-ddr格式轉(zhuǎn)換電路、4-預(yù)放大器、5-電流選擇模塊、6-電壓比較器、7-整形緩沖模塊、8-失效保護(hù)模塊、9-窗口比較器、10-第一信號(hào)比較器、11-第二信號(hào)比較器、12-或門、13-第一反相器、14-輸出驅(qū)動(dòng)器、15-第一d觸發(fā)器、16-第二d觸發(fā)器、17-第三d觸發(fā)器、18-第四d觸發(fā)器、19-第一電路選擇電路、20-第二電流選擇電路以及21-第二反相器。

具體實(shí)施方式

下面結(jié)合具體附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。

如圖1、圖2和圖3所示：為了支持ddr格式的數(shù)據(jù)輸入，提高數(shù)據(jù)傳輸速率，本發(fā)明包括用于接收若干路lvds差分?jǐn)?shù)據(jù)的lvds接口接收電路1以及與所述lvds接口接收的電路1連接的ddr格式轉(zhuǎn)換電路3；lvds接口接收電路1能將接收每路的lvds差分?jǐn)?shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)的cmos信號(hào)，ddr格式轉(zhuǎn)換電路3能將lvds接口接收的電路1轉(zhuǎn)換得到每一路的cmos信號(hào)轉(zhuǎn)換為兩路sdr信號(hào)。

具體地，所述lvds接口接收電路1內(nèi)包括若干并列的lvds接收器2，lvds接口接收電路1通過一個(gè)lvds接收器2接收一路lvds差分?jǐn)?shù)據(jù)，且lvds接口接收電路1通過一個(gè)lvds接收器2接收同步時(shí)鐘；lvds接收器2在接收一路lvds差分?jǐn)?shù)據(jù)后，能將所述lvds差分?jǐn)?shù)據(jù)轉(zhuǎn)化為對(duì)應(yīng)的cmos信號(hào)。

本發(fā)明實(shí)施例中，lvds接口接收電路1內(nèi)lvds接收器2內(nèi)的數(shù)量可以根據(jù)需要進(jìn)行設(shè)定，通過一個(gè)lvds接收器2能接收一路lvds差分?jǐn)?shù)據(jù)，具體實(shí)施時(shí)，lvds接口接收電路1內(nèi)設(shè)置25個(gè)lvds接收器2，其中，利用一個(gè)lvds接收器2接收同步時(shí)鐘信號(hào)，其余24個(gè)lvds接收器2接收24路lvds差分?jǐn)?shù)據(jù)，lvds接收器2接收的同步時(shí)鐘信號(hào)也呈差分形式，所述接收時(shí)鐘差分信號(hào)的lvds接收器2能將差分形式的同步時(shí)鐘信號(hào)轉(zhuǎn)換為一路的cmos信號(hào)，lvds接收器2接收lvds差分?jǐn)?shù)據(jù)后，能將接收的lvds差分?jǐn)?shù)據(jù)轉(zhuǎn)換至對(duì)應(yīng)的cmos數(shù)據(jù)，ddr格式轉(zhuǎn)換電路3將每一路的cmos信號(hào)再轉(zhuǎn)換為兩路的sdr信號(hào)，以便于后續(xù)的電路對(duì)sdr信號(hào)的處理。具體實(shí)施時(shí)，通過lvds接口接收電路1同時(shí)接收24路lvds差分?jǐn)?shù)據(jù)，一般lvds發(fā)送器和lvds接收器可以穩(wěn)定工作在800mhz，本發(fā)明采用ddr數(shù)據(jù)速率格式，因此，數(shù)據(jù)傳輸速率為：800×2×24*1bit＝38.4gbps的接口速率，從而大大的提高數(shù)據(jù)傳輸效率。

如圖4所示，所述lvds接收器2包括對(duì)lvds差分?jǐn)?shù)據(jù)進(jìn)行預(yù)放大的預(yù)放大器4以及對(duì)所述lvds差分?jǐn)?shù)據(jù)進(jìn)行檢測(cè)的失效保護(hù)模塊8，所述預(yù)放大器4通過電流選擇模塊5與電壓比較器6連接，失效保護(hù)模塊8根據(jù)接收的lvds差分?jǐn)?shù)據(jù)輸出數(shù)據(jù)狀態(tài)信息，且能將所述數(shù)據(jù)狀態(tài)信息傳輸至電壓比較器6；

電流選擇模塊5能將預(yù)放大器4放大后的lvds差分?jǐn)?shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)的電流，并選擇較大的電流，且將所述選擇較大的電流轉(zhuǎn)換為電壓并將所述轉(zhuǎn)換的電壓送至電壓比較器6內(nèi)，電壓比較器6將差分電壓信號(hào)轉(zhuǎn)換為cmos信號(hào)，并能根據(jù)失效保護(hù)模塊8的數(shù)據(jù)狀態(tài)信息，確定輸出為轉(zhuǎn)換的cmos信號(hào)或輸出失效保護(hù)信號(hào)。

本發(fā)明實(shí)施例中，lvds接口接收電路1內(nèi)所有的lvds接收器2結(jié)構(gòu)相同，lvds接收器2接收的lvds差分?jǐn)?shù)據(jù)由lvds發(fā)送器發(fā)送，一般地，lvds發(fā)送器與lvds接口接收電路1分別在不同的設(shè)備中，寄lvds接口接收電路1與lvds發(fā)送器在應(yīng)用中不共地。

預(yù)放大器4能對(duì)lvds差分?jǐn)?shù)據(jù)進(jìn)行預(yù)放大，lvds差分?jǐn)?shù)據(jù)經(jīng)過長(zhǎng)的傳輸線或較重的負(fù)載后，衰減得很厲害，因此，通過預(yù)放大器4對(duì)lvds差分?jǐn)?shù)據(jù)進(jìn)行放大，可以增加整個(gè)lvds接收電路的靈敏度。

電路選擇模塊5能將lvds差分?jǐn)?shù)據(jù)先轉(zhuǎn)換為電流，然后選擇出較大電流，再將選擇較大的電路轉(zhuǎn)換為電壓，最后再通過電壓比較器6進(jìn)行比較。lvds差分?jǐn)?shù)據(jù)經(jīng)過預(yù)放大器4放大后，若直接將放大后的lvds差分?jǐn)?shù)據(jù)接到電壓比較器6上進(jìn)行比較，這樣會(huì)對(duì)預(yù)放大器4的帶寬、增益等參數(shù)要求很高，因此，在預(yù)放大器4和電壓比較器4之間設(shè)置電流選擇模塊5，這樣既減少了預(yù)放大器4的設(shè)計(jì)難度，而且能使整個(gè)lvds接收電路工作在更高的頻率下。

電壓比較器6可以選用高分辨率的遲滯電壓比較器，電壓比較器6能對(duì)差分電壓信號(hào)進(jìn)行比較，然后將差分電壓信號(hào)轉(zhuǎn)換成cmos數(shù)字信號(hào)。失效保護(hù)電路8能對(duì)lvds差分?jǐn)?shù)據(jù)進(jìn)行檢測(cè)，確保在總線故障時(shí)(包括線空閑、線懸空、短路和開路等)，lvds接口接收電路1輸出一個(gè)固定狀態(tài)，從而保證信號(hào)輸出的可靠性。

本發(fā)明實(shí)施例中，所述電壓比較器6的輸出端通過整形緩沖電路7與ddr格式轉(zhuǎn)化電路3連接。整形緩沖電路7能對(duì)電壓比較器6輸出的cmos數(shù)字信號(hào)進(jìn)行整形，由于電壓比較器6輸出的cmos信號(hào)無論占空比、上升下降時(shí)間，還是信號(hào)擺幅均達(dá)不到數(shù)字內(nèi)核邏輯的要求，所以需要對(duì)電壓比較器6的輸出波形進(jìn)行整形，使其達(dá)到使用要求，整形緩沖電路7可以采用本技術(shù)領(lǐng)域常用的電路形式，具體為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。ddr格式轉(zhuǎn)換電路3接收整形緩沖電路整形后的cmos信號(hào)，通過將與ddr數(shù)據(jù)信號(hào)對(duì)應(yīng)的cmos信號(hào)分解為兩路普通sdr速率信號(hào)輸出，送入后端處理器以進(jìn)行所需的處理。

如圖5所示，所述預(yù)放大器4包括nmos差分對(duì)以及pmos差分對(duì)，nmos差分對(duì)包括nmos管n1以及nmos管n2，pmos差分對(duì)包括pmos管p1以及pmos管p2；

nmos管n1的柵極端與pmos管p3的柵極端連接，nmos管n2的柵極端與pmos管p4的柵極端連接，nmos管n1的柵極端、nmos管n2的柵極端分別接收lvds差分?jǐn)?shù)據(jù)中的兩路數(shù)據(jù)；

nmos管n1的源極端、nmos管n2的源極端與nmos管n9的漏極端連接，nmos管n9的源極端接地；nmos管n1的漏極端與pmos管p1的源極端以及pmos管p1的柵極端連接，nmos管n2的漏極端與pmos管p2的源極端以及pmos管p2的柵極端連接，pmos管p1的漏極端以及pmos管p2的漏極端均與電壓vdd連接；

pmos管p3的漏極端以及pmos管p4的漏極端均與pmos管p5的源極端連接，pmos管p5的漏極端與電壓vdd連接，pmos管p5的柵極端接偏置電壓va；pmos管p3的源極端與nmos管n3的漏極端以及nmos管n6的柵極端連接，nmos管n3的柵極端以及nmos管的源極端均接地；pmos管p4的源極端與nmos管n4的漏極端、nmos管n4的柵極端以及nmos管n5的柵極端連接，nmos管n4的源極端、nmos管n5的源極端以及nmos管n6的源極端均接地；

nmos管n1的漏極端、nmos管n2的漏極端與電流選擇模塊5的輸入端連接，電流選擇模塊5的輸出端與nmos管n5的漏極端、nmos管n6的漏極端連接，且電流選擇模塊5的輸出端通過電流電壓轉(zhuǎn)化模塊與電壓比較器6的輸入端連接。

具體地，lvds接口接收電路1支持最低100mv的差分輸入電壓，要想具有如此高的靈敏度，就需要在高增益的預(yù)放大器4，通過預(yù)放大器4能夠?qū)O低的lvds差分?jǐn)?shù)據(jù)進(jìn)行放大，然后再進(jìn)行識(shí)別、比較。此外，預(yù)放大器4除了要求具有高的增益外，還需要具有很寬的共模輸入范圍，很寬的帶寬。這是由于lvds接收器和lvds發(fā)送器使用不同的參考地時(shí)，他們之間的地電平可能存在偏移。lvds標(biāo)準(zhǔn)規(guī)定接收器至少要能容忍±1v的地電平偏移，通常lvds發(fā)送器的共模電平一般為1.2v，如果lvds發(fā)送器和lvds接收器的參考地有±1v的偏移，那么lvds接口接收電路1的共模電平范圍就應(yīng)該是0.2v-2.2v。

為了滿足上述要求，本發(fā)明實(shí)施例中，預(yù)放大器4混合使用nmos差分對(duì)和pmos差分對(duì)，這樣一個(gè)不工作時(shí)，另外一個(gè)就開始工作，如當(dāng)共模輸入電平vcm接近地電位時(shí)，nmos差分對(duì)的跨導(dǎo)下降，最終為零。盡管如此，pmos差分對(duì)還在正常工作。相反，如果共模輸入電平vcm接近vdd時(shí)，則pmos差分對(duì)開始關(guān)斷，但是nmos差分對(duì)還在正常工作。這樣，理想情況下，在gnd-vdd整個(gè)共模輸入范圍內(nèi)，該放大器均能正常工作。此模塊中使用了跨阻放大器，這樣不僅可以較小跨導(dǎo)的變化，而且可以輸出電流信號(hào)，便于電流選擇模塊5進(jìn)行選擇。本發(fā)明實(shí)施例中，電流選擇模塊5主要是在預(yù)放大器4的四條輸出電流in1、電流ip1和電流in2、電流ip2中，兩兩比較，選出兩個(gè)最大的輸出電流，然后該所選擇的電流再轉(zhuǎn)換為電壓信號(hào)送至電壓比較器5進(jìn)行比較。

如圖6所示，所述電流選擇模塊5包括第一電流選擇電路19以及與所述第一電流選擇電路19結(jié)構(gòu)相同的第二電流選擇電路20；電流電壓轉(zhuǎn)化模塊包括nmos管n7以及nmos管n8，nmos管n1的漏極端與第一電流選擇電路19的輸入端連接，第一電流選擇電路19的一輸出端與nmos管n5的漏極端連接，第一電流選擇電路19的另一輸出端與nmos管n7的漏極端、nmos管n7的柵極端以及電壓比較器6的一輸入端連接；

nmos管n2的漏極端與第二電流選擇電路20的輸入端連接，第二電流選擇電路20的一輸出端與nmos管n6的漏極端連接，第二電流選擇電路20的另一輸出端與nmos管n8的漏極端、nmos管n8的柵極端以及電壓比較器6的另一輸入端連接；nmos管n7的源極端以及nmos管n8的源極端均接地。

其中，所述第一電流選擇電路19包括pmos管p6、pmos管p7、pmos管p8以及pmos管p9；pmos管p6的柵極端與pmos管p7的柵極端相連，且pmos管p6的柵極端形成第一電流選擇電路19的輸入端；pmos管p6的漏極端、pmos管p7的漏極端、pmos管p8的漏極端以及pmos管p9的漏極端均與電壓vdd連接；pmos管p7的漏極端與pmos管p8的柵極端以及pmos管p8的漏極端相互連接，以形成第一電流選擇電路19的一輸出端；pmos管p8的柵極端與pmos管p9的柵極端連接，且pmos管p6的漏極端與pmos管p9的漏極端相互連接，以形成第一電流選擇電路19的另一輸出端。

本發(fā)明實(shí)施例中，通過nmos管n7以及nmos管n8能將第一電流選擇電路19、第二電流選擇電路20選擇的電流轉(zhuǎn)換為相應(yīng)的電壓，以便后后續(xù)的電壓比較器6進(jìn)行比較。pmos管p7的漏極端與pmos管p8的柵極端以及pmos管p8的漏極端相互連接后形成第一電流選擇電路19的輸出端與nmos管n5的漏極端連接，ppmos管p6的漏極端與pmos管p9的漏極端相互連接后形成第一電流選擇電路19的輸出端與nmos管n7的柵極端、nmos管n7的漏極端以及電壓比較器6的輸入端連接。第二電流選擇電路20與第一電流選擇電路19的結(jié)構(gòu)相同，僅僅是選擇對(duì)不同的電流轉(zhuǎn)換，第二電流選擇電路20與nmos管n6以及nmos管n8的配合可以參考上述第一電流選擇電路19的說明，此處不再贅述。

由圖5和圖6可以看出：io＝i1+i3?，F(xiàn)在分析第一電流選擇電路19的工作原理：

當(dāng)i2>i1時(shí)，因?yàn)閜mos管p6流出的電流為i1，所以pmos管p8流出的電流為(i2-i1)，又因?yàn)閜mos管p8與pmos管p9為鏡像電流源，完全相同，所以pmos管p9流出的電流i3也為(i2-i1)。因此io＝i1+i3＝i1+(i2-i1)＝i2。

當(dāng)i1>i2時(shí)，因?yàn)閕1比i2大，所以節(jié)點(diǎn)vn被pmos管p7電流拉高，這樣pmos管p7流出的電流才可以為i1，結(jié)果為了保持平衡，pmos管p8和pmos管p9被關(guān)斷，i3＝0，此時(shí)io＝i1+i3＝i1+0＝i1。

當(dāng)i1＝i2時(shí)，此時(shí)，pmos管p7流出的電流完全流過i2分支，而通向pmos管p8和pmos管p9分支沒有電流流過，所以這種情況下pmos管p8和pmos管p9處于關(guān)斷狀態(tài)，i3＝0，此時(shí)io＝i1+i3＝i1+0＝i1。

當(dāng)電流選擇模塊選擇出in1、ip1和in2、ip2中的兩個(gè)最大電流后，就可以將電流轉(zhuǎn)換成電壓信號(hào)，送至電壓比較器6進(jìn)行比較了。

如圖7所示，所述電壓比較器6包括nmos差分對(duì)，所述nmos差分對(duì)包括nmos管n10以及nmos管n11，nmos管n10的柵極端、nmos管n11的柵極端分別形成電壓比較器6的兩個(gè)輸入端，nmos管n10的源極端、nmos管n11的源極端與nmos管n16的漏極端連接，nmos管n16的漏極端接地，nmos管n16的柵極端接偏置電壓vb；

nmos管n10的漏極端與pmos管p10的源極端、及pmos管p10的柵極端以及pmos管p11的柵極端連接，nmos管n11的漏極端與pmos管p13的源極端、pmos管p13的柵極端以及pmos管p12的柵極端連接，pmos管p10的漏極端、pmos管p11的漏極端、pmos管p12的漏極端以及pmos管p13的漏極端均與電壓vdd連接；

pmos管p11的源極端與nmos管n12的漏極端、nmos管n14的漏極端、nmos管n14的柵極端以及nmos管n13的柵極端連接，pmos管p12的源極端與nmos管n13的漏極端、nmos管n12的柵極端、nmos管n15的柵極端以及nmos管n15的漏極端連接，nmos管n12的源極端、nmos管n13的源極端、nmos管n14的源極端以及nmos管n15的源極端均接地。

本發(fā)明實(shí)施例中，nmos管n11、nmos管n10、nmos管n16、pmos管p10、pmos管p11、pmos管p12以及pmos管p13構(gòu)成輸入放大級(jí)，以對(duì)電流選擇模塊5輸出的信號(hào)進(jìn)行電壓信號(hào)放大并轉(zhuǎn)換為電流信號(hào)，以能增大整個(gè)接收電路的靈敏度，并且能減少失調(diào)電壓和回饋噪聲。nmos管n12、nmos管n13、nmos管n14以及nmos管n15構(gòu)成判決電路，通過判決電路決定更大的電壓信號(hào)輸入，通過nmos管n12和nmos管n13給電壓比較器6引入了正反饋回路，正反饋使得放大倍數(shù)不斷提高，使得微小的差分信號(hào)快速放大到飽和輸出電壓，從而完成判決放大的功能。nmos管n12，nmos管n14，nmos管n13和nmos管n15四個(gè)管子的尺寸決定了電壓比較器6的正負(fù)跳變電壓，即遲滯閾值，具體為為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。

pmos管p11的源極端與nmos管n12的漏極端nmos管n13的柵極端nmos管n14的柵極端以及nmos管n14的漏極端相互連接后形成vouta端，pmos管p12的源極端與nmos管n12的柵極端、nmos管n13的漏極端、nmos管n15的柵極端以及nmos管n15的漏極端相互連接后形成voutb端。具體實(shí)施時(shí)，vouta、voutb端輸出的信號(hào)還需要與失效保護(hù)電路8輸出的數(shù)據(jù)狀態(tài)信號(hào)進(jìn)行綜合，以確定最終輸出的cmos信號(hào)。

輸入放大器，輸入放大器主要為差分對(duì)n10和n11以及相應(yīng)的負(fù)載管p10和p13組成，其作用是將輸入電壓差分信號(hào)放大并轉(zhuǎn)化為電流信號(hào)，其功能是增大比較器的靈敏度，。

如圖8所示，所述失效保護(hù)電路8包括用于接收lvds差分?jǐn)?shù)據(jù)的窗口比較器9以及與所述窗口比較器9輸出端連接的或門12，或門12的輸出端與第一反相器13的輸入端連接，第一反相器13的輸出端與電容c1的一端以及輸出驅(qū)動(dòng)器14的輸入端連接，電容c1的另一端接地，所述輸出驅(qū)動(dòng)器14可以采用緩沖器，緩沖器可以采用本技術(shù)領(lǐng)域常用的形式，具體可以根據(jù)需要進(jìn)行選擇，此處不再贅述。。

本發(fā)明實(shí)施例中，或門12、第一反相器13、輸出驅(qū)動(dòng)器14以及電容c1構(gòu)成電容充放電電路，窗口比較器9內(nèi)包括第一信號(hào)比較器10以及第二信號(hào)比較器11，第一信號(hào)比較器10、第二信號(hào)比較器11采用相同的結(jié)構(gòu)或組成。第一信號(hào)比較器10、第二信號(hào)比較器11同時(shí)接收lvds差分?jǐn)?shù)據(jù)，當(dāng)輸入的差分信號(hào)的幅度小于30mv時(shí)，第一信號(hào)比較器10、第二信號(hào)比較器11的輸出都為“0(邏輯電平0)”，否則，第一信號(hào)比較器10、第二信號(hào)比較器11的輸出都為“1(邏輯電平1)”。當(dāng)?shù)谝恍盘?hào)比較器10、第二信號(hào)比較器11的輸出都為“0”時(shí)，整個(gè)失效保護(hù)電路8的輸出為“1”，當(dāng)?shù)谝恍盘?hào)比較器10、第二信號(hào)比較器11的輸出都為“1”時(shí)，整個(gè)失效保護(hù)電路8的輸出為“0”。請(qǐng)確認(rèn)此處的描述。

失效保護(hù)電路8的輸出信號(hào)與電壓比較器6內(nèi)判決電路的輸出經(jīng)過邏輯或運(yùn)算后送入到整形緩沖模塊7，也就是說，正常工作狀態(tài)，失效保護(hù)功能8不起作用，失效保護(hù)電路8輸出為“0”，電壓比較器6內(nèi)判決電路的輸出至整形緩沖模塊7內(nèi)，即把輸入的lvds信號(hào)轉(zhuǎn)換為cmos信號(hào)；當(dāng)輸入信號(hào)幅度小于30mv時(shí)，失效保護(hù)功能啟用，失效保護(hù)電路8輸出為“1”，此時(shí)，整個(gè)lvds接收器2的輸出固定為“1”。

如圖9和圖10所示，所述ddr格式轉(zhuǎn)換電路3包括若干數(shù)據(jù)轉(zhuǎn)換電路，所述數(shù)據(jù)轉(zhuǎn)換電路包括第一d觸發(fā)器15、第二d觸發(fā)器16、第三d觸發(fā)器17以及第四d觸發(fā)器18；

第一d觸發(fā)器15的d端以及第三d觸發(fā)器17的d端與lvds接收器2的輸出端連接，第二d觸發(fā)器16的d端與第一d觸發(fā)器15的q端連接，第四d觸發(fā)器18的d端與第三d觸發(fā)器17的q端連接，第一d觸發(fā)器15的clk端、第二d觸發(fā)16的clk端以及第四d觸發(fā)器18的clk端均與同步時(shí)鐘信號(hào)連接，所述同步時(shí)鐘信號(hào)通過第二反相器21與第三d觸發(fā)器17的clk端連接。

本發(fā)明實(shí)施例中，ddr格式轉(zhuǎn)換電路3內(nèi)ddr數(shù)據(jù)轉(zhuǎn)換電路的數(shù)量比lvds接口接收電路1內(nèi)lvds接收器2的數(shù)量少一個(gè)，此時(shí)，對(duì)lvds接口接收電路1內(nèi)轉(zhuǎn)換的同步時(shí)鐘信號(hào)無需再分解，只需要對(duì)得到cmos數(shù)據(jù)再次分解為兩路sdr信號(hào)。

第二d觸發(fā)器16的q端連接寄存器q1，第四d觸發(fā)器18的q端連接寄存器q2，所述同步時(shí)鐘信號(hào)為經(jīng)一路lvds接收器2轉(zhuǎn)換為cmos信號(hào)的同步時(shí)鐘信號(hào)，lvds接收器2轉(zhuǎn)換的cmos數(shù)據(jù)與第一d觸發(fā)器15的d端以及第三d觸發(fā)器17的d端連接，從而當(dāng)同步時(shí)鐘信號(hào)在上升沿時(shí)，能將lvds接收器2轉(zhuǎn)換的cmos數(shù)據(jù)輸出到寄存器q1內(nèi)，當(dāng)同步時(shí)鐘信號(hào)在下降沿時(shí)，能將lvds接收器2轉(zhuǎn)換的cmos數(shù)據(jù)輸出到寄存器q2內(nèi)，以便由寄存器q1、寄存器q2輸出到后續(xù)的電路進(jìn)行所需的處理。