本發(fā)明涉及一種數(shù)據(jù)寫入方法，尤其涉及一種可復(fù)寫式非易失性存儲器模塊的數(shù)據(jù)寫入方法、存儲器存儲裝置與存儲器控制電路單元。
背景技術(shù)：
：：數(shù)碼相機(jī)、手機(jī)與mp3在這幾年來的成長十分迅速，使得消費(fèi)者對存儲媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器模塊(rewritablenon-volatilememorymodule)具有數(shù)據(jù)非易失性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，非常適合作為各種可攜式電子產(chǎn)品的存儲媒體而設(shè)置在各種可攜式電子產(chǎn)品中。當(dāng)主機(jī)系統(tǒng)欲存儲數(shù)據(jù)至可復(fù)寫式非易失性存儲器模塊，可復(fù)寫式非易失性存儲器模塊的控制器會提取一個實(shí)體單元來存儲主機(jī)系統(tǒng)欲存儲的數(shù)據(jù)?？刂破鲿⒂鎯Φ臄?shù)據(jù)依序存儲至所提取的實(shí)體抹除單元的實(shí)體程序化單元中，并且將對應(yīng)此些數(shù)據(jù)的邏輯子單元與實(shí)體程序化單元的映射信息記錄在邏輯-實(shí)體映射表中。當(dāng)主機(jī)系統(tǒng)欲讀取數(shù)據(jù)時，控制器會根據(jù)主機(jī)系統(tǒng)所指示的邏輯子單元從邏輯-實(shí)體映射表找出映射的實(shí)體程序化單元以讀出數(shù)據(jù)。然而，若來自于主機(jī)系統(tǒng)的寫入數(shù)據(jù)屬于不連續(xù)的數(shù)據(jù)，例如，寫入數(shù)據(jù)屬于不連續(xù)的邏輯子單元，則存儲在一個實(shí)體抹除單元中的數(shù)據(jù)可能會屬于不連續(xù)的邏輯地址。換句話說，一個邏輯單元中的邏輯子單元可能會映射至不同的實(shí)體抹除單元的實(shí)體程序化單元。在此情況下，當(dāng)主機(jī)系統(tǒng)欲讀取屬于一個邏輯單元中對應(yīng)連續(xù)地址的多個邏輯子單元的數(shù)據(jù)時，控制器可能需載入不同的邏輯-實(shí)體映射表來找出分散在不同的實(shí)體抹除單元的多個實(shí)體程序化單元。之后，控制器需再發(fā)送多個讀取指令以從這些分散的實(shí)體程序化單元中讀取數(shù)據(jù)，以至于耗費(fèi)相當(dāng)長的時間來執(zhí)行讀取操作。技術(shù)實(shí)現(xiàn)要素：本發(fā)明提供一種數(shù)據(jù)寫入方法、存儲器存儲裝置與存儲器控制電路單元，可縮短讀取操作的執(zhí)行時間。本發(fā)明的一范例實(shí)施例提出一種數(shù)據(jù)寫入方法，可用于具有復(fù)數(shù)個實(shí)體抹除單元的可復(fù)寫式非易失性存儲器模塊。本方法包括配置復(fù)數(shù)個邏輯單元以映射所述復(fù)數(shù)個實(shí)體抹除單元之中的至少部份的實(shí)體抹除單元。所述邏輯單元包括第一邏輯單元。本方法也包括將屬于第一邏輯單元的第一數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第一實(shí)體抹除單元中，并且將屬于第一邏輯單元的第二數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第二實(shí)體抹除單元中。本方法也包括記錄對應(yīng)每一個邏輯單元的使用信息。再者，本方法還包括根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作以將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元。此外，第一數(shù)據(jù)屬于所述第一邏輯單元的第一邏輯子單元，第二數(shù)據(jù)屬于所述第一邏輯單元的第二邏輯子單元，并且第二邏輯子單元的邏輯地址范圍接續(xù)在第一邏輯子單元的邏輯地址范圍之后。在本發(fā)明的一范例實(shí)施例中，上述的根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作的步驟包括：根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件；以及當(dāng)判定第一邏輯單元符合整理?xiàng)l件時，執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的使用信息包括有效計(jì)數(shù)。上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的步驟包括：當(dāng)對應(yīng)第一邏輯單元的第一有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值時，判定第一邏輯單元符合第一整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的數(shù)據(jù)寫入方法還包括根據(jù)一個邏輯單元中的所有邏輯子單元的數(shù)目來決定有效計(jì)數(shù)門檻值。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的使用信息還包括讀取次數(shù)。上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的步驟還包括：根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)；以及當(dāng)?shù)谝淮嫒?shù)不小于存取參數(shù)門檻值時，判定第一邏輯單元符合第二整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的使用信息還包括寫入次數(shù)。上述的根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)的步驟包括：計(jì)算第一邏輯單元的讀取次數(shù)與寫入次數(shù)的比值以獲取第一存取參數(shù)。在本發(fā)明的一范例實(shí)施例中，上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的步驟還包括：當(dāng)判定第一邏輯單元符合第一整理?xiàng)l件且第一邏輯單元符合第二整理?xiàng)l件時，判定第一邏輯單元符合整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)的步驟是當(dāng)?shù)谝贿壿媶卧牡谝挥行в?jì)數(shù)不小于有效計(jì)數(shù)門檻值時被執(zhí)行。在本發(fā)明的一范例實(shí)施例中，上述的數(shù)據(jù)寫入方法還包括在將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元的步驟之后，設(shè)定第一邏輯單元映射至第三實(shí)體抹除單元。在本發(fā)明的一范例實(shí)施例中，上述的根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作以將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元的步驟包括：將屬于第一邏輯子單元的第一數(shù)據(jù)從第一實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元的第一實(shí)體程序化單元；以及將屬于第二邏輯子單元的第二數(shù)據(jù)從第二實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元的第二實(shí)體程序化單元。第二實(shí)體程序化單元的實(shí)體地址范圍接續(xù)在第一實(shí)體程序化單元的實(shí)體地址范圍之后。在本發(fā)明的一范例實(shí)施例中，所述復(fù)數(shù)個邏輯單元包括第二邏輯單元。上述的數(shù)據(jù)寫入方法還包括將屬于第二邏輯單元的第三數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第四實(shí)體抹除單元中；將屬于第二邏輯單元的第四數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第五實(shí)體抹除單元中；以及根據(jù)第二邏輯單元的使用信息執(zhí)行對應(yīng)第二邏輯單元的數(shù)據(jù)整理操作以將屬于第二邏輯單元的第三數(shù)據(jù)與第四數(shù)據(jù)從第四實(shí)體抹除單元與第五實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元。本發(fā)明的另一范例實(shí)施例中提出一種存儲器存儲裝置，包括連接接口單元、可復(fù)寫式非易失性存儲器模塊與存儲器控制電路單元。連接接口單元用以電性連接主機(jī)系統(tǒng)?？蓮?fù)寫式非易失性存儲器模塊具有復(fù)數(shù)個實(shí)體抹除單元。存儲器控制電路單元用以電性連接至主機(jī)接口與可復(fù)寫式非易失性存儲器模塊。上述的存儲器控制電路單元用以配置復(fù)數(shù)個邏輯單元以映射所述復(fù)數(shù)個實(shí)體抹除單元的至少部份的實(shí)體抹除單元。所述復(fù)數(shù)個邏輯單元包括第一邏輯單元。上述的存儲器控制電路單元還用以將屬于第一邏輯單元的第一數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第一實(shí)體抹除單元中。上述的存儲器控制電路單元還用以將屬于第二邏輯單元的第二數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第二實(shí)體抹除單元中。上述的存儲器控制電路單元還用以記錄對應(yīng)所述復(fù)數(shù)個邏輯單元之中的每一個邏輯單元的使用信息。上述的存儲器控制電路單元還用以根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作以將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元。此外，第一數(shù)據(jù)屬于第一邏輯單元的第一邏輯子單元，第二數(shù)據(jù)屬于第一邏輯單元的第二邏輯子單元，并且第二邏輯子單元的邏輯地址范圍接續(xù)在第一邏輯子單元的邏輯地址范圍之后。在本發(fā)明的一范例實(shí)施例中，在上述的根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作的運(yùn)作中，上述的存儲器控制電路單元用以根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件，并且當(dāng)判定第一邏輯單元符合整理?xiàng)l件時，執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的使用信息包括有效計(jì)數(shù)。在上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的運(yùn)作中，當(dāng)對應(yīng)第一邏輯單元的第一有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值時，上述的存儲器控制電路單元判定第一邏輯單元符合第一整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的存儲器控制電路單元還用以根據(jù)一個邏輯單元中的所有邏輯子單元的數(shù)目來決定有效計(jì)數(shù)門檻值。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的該使用信息還包括讀取次數(shù)。在上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的運(yùn)作中，上述的存儲器控制電路單元還用以根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)，并且當(dāng)?shù)谝淮嫒?shù)不小于存取參數(shù)門檻值時，上述的存儲器控制電路單元判定第一邏輯單元符合第二整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的該使用信息還包括寫入次數(shù)。在上述的根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)的運(yùn)作中，上述的存儲器控制電路單元用以計(jì)算第一邏輯單元的讀取次數(shù)與寫入次數(shù)的比值以獲取第一存取參數(shù)。在本發(fā)明的一范例實(shí)施例中，在上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的運(yùn)作中，當(dāng)判定第一邏輯單元符合第一整理?xiàng)l件且第一邏輯單元符合第二整理?xiàng)l件時，上述的存儲器控制電路單元判定第一邏輯單元符合整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的存儲器控制電路單元是當(dāng)?shù)谝贿壿媶卧牡谝挥行в?jì)數(shù)不小于有效計(jì)數(shù)門檻值時執(zhí)行根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)的運(yùn)作。在本發(fā)明的一范例實(shí)施例中，在上述的將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元的運(yùn)作之后，上述的存儲器控制電路單元還用以設(shè)定第一邏輯單元映射至第三實(shí)體抹除單元。在本發(fā)明的一范例實(shí)施例中，在上述的根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作以將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元的運(yùn)作中，上述的存儲器控制電路單元用以將屬于第一邏輯子單元的第一數(shù)據(jù)從第一實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元的第一實(shí)體程序化單元，并且將屬于第二邏輯子單元的第二數(shù)據(jù)從第二實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元的第二實(shí)體程序化單元。第二實(shí)體程序化單元的實(shí)體地址范圍接續(xù)在第一實(shí)體程序化單元的實(shí)體地址范圍之后。在本發(fā)明的一范例實(shí)施例中，所述復(fù)數(shù)個邏輯單元包括第二邏輯單元。上述的存儲器控制電路單元還用以將屬于第二邏輯單元的第三數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第四實(shí)體抹除單元中，并且將屬于第二邏輯單元的第四數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第五實(shí)體抹除單元中。上述的存儲器控制電路單元還用以根據(jù)第二邏輯單元的使用信息執(zhí)行對應(yīng)第二邏輯單元的數(shù)據(jù)整理操作以將屬于第二邏輯單元的第三數(shù)據(jù)與第四數(shù)據(jù)從第四實(shí)體抹除單元與第五實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元。本發(fā)明的另一范例實(shí)施例提出一種存儲器控制電路單元，用于控制具有復(fù)數(shù)個實(shí)體抹除單元的可復(fù)寫式非易失性存儲器模塊。存儲器控制電路單元包括主機(jī)接口、存儲器接口與存儲器管理電路。主機(jī)接口用以電性連接主機(jī)系統(tǒng)。存儲器接口用以電性連接可復(fù)寫式非易失性存儲器模塊。存儲器管理電路電性連接主機(jī)接口與存儲器接口。上述的存儲器管理電路用以配置復(fù)數(shù)個邏輯單元以映射所述復(fù)數(shù)個實(shí)體抹除單元的至少部份的實(shí)體抹除單元。所述復(fù)數(shù)個邏輯單元包括第一邏輯單元。上述的存儲器管理電路還用以將屬于第一邏輯單元的第一數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第一實(shí)體抹除單元中。上述的存儲器管理電路還用以將屬于第一邏輯單元的第二數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第二實(shí)體抹除單元中。上述的存儲器管理電路還用以記錄對應(yīng)所述復(fù)數(shù)個邏輯單元之中的每一個邏輯單元的使用信息。上述的存儲器管理電路還用以根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作以將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元。此外，第一數(shù)據(jù)屬于第一邏輯單元的第一邏輯子單元，第二數(shù)據(jù)屬于第一邏輯單元的第二邏輯子單元，并且第二邏輯子單元的邏輯地址范圍接續(xù)在第一邏輯子單元的邏輯地址范圍之后。在本發(fā)明的一范例實(shí)施例中，在上述的根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作的運(yùn)作中，上述的存儲器管理電路用以根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件，并且當(dāng)判定第一邏輯單元符合整理?xiàng)l件時，執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的使用信息包括有效計(jì)數(shù)。在上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的運(yùn)作中，當(dāng)對應(yīng)第一邏輯單元的第一有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值時，上述的存儲器管理電路判定第一邏輯單元符合第一整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的存儲器管理電路還用以根據(jù)一個邏輯單元中的所有邏輯子單元的數(shù)目來決定有效計(jì)數(shù)門檻值。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的該使用信息還包括讀取次數(shù)。在上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的運(yùn)作中，上述的存儲器管理電路還用以根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)，并且當(dāng)?shù)谝淮嫒?shù)不小于存取參數(shù)門檻值時，上述的存儲器管理電路判定第一邏輯單元符合第二整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的對應(yīng)每一個邏輯單元的該使用信息還包括寫入次數(shù)。在上述的根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)的運(yùn)作中，上述的存儲器管理電路用以計(jì)算第一邏輯單元的讀取次數(shù)與寫入次數(shù)的比值以獲取第一存取參數(shù)。在本發(fā)明的一范例實(shí)施例中，在上述的根據(jù)第一邏輯單元的使用信息判斷第一邏輯單元是否符合整理?xiàng)l件的運(yùn)作中，當(dāng)判定第一邏輯單元符合第一整理?xiàng)l件且第一邏輯單元符合第二整理?xiàng)l件時，上述的存儲器管理電路判定第一邏輯單元符合整理?xiàng)l件。在本發(fā)明的一范例實(shí)施例中，上述的存儲器管理電路是當(dāng)?shù)谝贿壿媶卧牡谝挥行в?jì)數(shù)不小于有效計(jì)數(shù)門檻值時執(zhí)行根據(jù)對應(yīng)第一邏輯單元的讀取次數(shù)獲取第一存取參數(shù)的運(yùn)作。在本發(fā)明的一范例實(shí)施例中，在上述的將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元的運(yùn)作之后，上述的存儲器管理電路還用以設(shè)定第一邏輯單元映射至第三實(shí)體抹除單元。在本發(fā)明的一范例實(shí)施例中，在上述的根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作以將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到所述復(fù)數(shù)個實(shí)體抹除單元之中的第三實(shí)體抹除單元的運(yùn)作中，上述的存儲器管理電路用以將屬于第一邏輯子單元的第一數(shù)據(jù)從第一實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元的第一實(shí)體程序化單元，并且將屬于第一邏輯子單元的第二數(shù)據(jù)從第二實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元的第二實(shí)體程序化單元。第二實(shí)體程序化單元的實(shí)體地址范圍接續(xù)在第一實(shí)體程序化單元的實(shí)體地址范圍之后。在本發(fā)明的一范例實(shí)施例中，所述復(fù)數(shù)個邏輯單元包括第二邏輯單元。上述的存儲器管理電路還用以將屬于第二邏輯單元的第三數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第四實(shí)體抹除單元中，并且將屬于第二邏輯單元的第四數(shù)據(jù)寫入至所述復(fù)數(shù)個實(shí)體抹除單元之中的第五實(shí)體抹除單元中。上述的存儲器管理電路還用以根據(jù)第二邏輯單元的使用信息執(zhí)行對應(yīng)第二邏輯單元的數(shù)據(jù)整理操作以將屬于第二邏輯單元的第三數(shù)據(jù)與第四數(shù)據(jù)從第四實(shí)體抹除單元與第五實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元。基于上述，通過記錄對應(yīng)邏輯單元的使用信息，可獲取邏輯單元的有效計(jì)數(shù)與存取參數(shù)。當(dāng)邏輯單元的有效計(jì)數(shù)達(dá)到有效計(jì)數(shù)門檻值并且存取參數(shù)達(dá)到存取參數(shù)門檻值時，屬于此邏輯單元的數(shù)據(jù)會被整理至一個實(shí)體抹除單元中。如此一來，可縮短讀取操作的執(zhí)行時間。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。附圖說明圖1是根據(jù)一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及輸入/輸出(i/o)裝置的示意圖。圖2是根據(jù)另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及輸入/輸出(i/o)裝置的示意圖。圖3是根據(jù)另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖。圖4是根據(jù)一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的概要方塊圖。圖5是根據(jù)一范例實(shí)施例所示出的存儲器控制電路單元的概要方塊圖。圖6與圖7是根據(jù)一范例實(shí)施例所示出的管理實(shí)體抹除單元的范例示意圖。圖8是根據(jù)本發(fā)明的一范例實(shí)施例所示出的以實(shí)體程序化單元為基礎(chǔ)來寫入數(shù)據(jù)的示意圖。圖9是根據(jù)本發(fā)明的一范例實(shí)施例所示出的邏輯單元的使用信息的示意圖。圖10是根據(jù)本發(fā)明的一范例實(shí)施例所示出的邏輯單元的數(shù)據(jù)整理操作的示意圖。圖11是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的邏輯單元的數(shù)據(jù)整理操作的示意圖。圖12是根據(jù)本發(fā)明的一范例實(shí)施例所示出的數(shù)據(jù)寫入方法的流程圖。圖13是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的數(shù)據(jù)寫入方法的流程圖。附圖標(biāo)記說明10：存儲器存儲裝置11：主機(jī)系統(tǒng)12：輸入/輸出(i/o)裝置110：系統(tǒng)總線111：處理器112：隨機(jī)存取存儲器(ram)113：只讀存儲器(rom)114：數(shù)據(jù)傳輸接口20：主機(jī)板201：u盤202：記憶卡203：固態(tài)硬盤204：無線存儲器存儲裝置205：全球定位系統(tǒng)模塊206：網(wǎng)絡(luò)接口卡207：無線傳輸裝置208：鍵盤209：屏幕210：喇叭30：存儲器存儲裝置31：主機(jī)系統(tǒng)32：sd卡33：cf卡34：嵌入式存儲裝置341：嵌入式多媒體卡342：嵌入式多芯片封裝存儲裝置402：連接接口單元404：存儲器控制電路單元406：可復(fù)寫式非易失性存儲器模塊410(0)、410(1)、410(a)、410(b)、410(c)、410(f-1)、410(f)、410(f+1)、410(s-1)、410(s)、410(s+1)、410(r-1)、410(r)、410(r+1)、410(n)：實(shí)體抹除單元502：存儲器管理電路504：主機(jī)接口506：存儲器接口508：緩沖存儲器510：電源管理電路512：錯誤檢查與校正電路602：數(shù)據(jù)區(qū)604：閑置區(qū)606：系統(tǒng)區(qū)608：取代區(qū)lba(0)～lba(h)：邏輯單元lz(0)～lz(m)：邏輯區(qū)域c1～c8：寫入指令d1～d8：數(shù)據(jù)lca(0-0)～lca(0-7)、lca(1-0)～lca(1-7)：邏輯子單元410(a-0)～410(a-7)、410(b-0)～410(b-7)、410(c-0)～410(c-7)：實(shí)體程序化單元910：記錄表s1201：配置復(fù)數(shù)個邏輯單元以映射可復(fù)寫式非易失性存儲器模塊的至少部份的實(shí)體抹除單元的步驟s1203：將屬于第一邏輯單元的第一數(shù)據(jù)寫入至第一實(shí)體抹除單元中的步驟s1205：將屬于第一邏輯單元的第二數(shù)據(jù)寫入至第二實(shí)體抹除單元中的步驟s1207：記錄對應(yīng)每一個邏輯單元的使用信息的步驟s1209：根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作以將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元的步驟s1309：根據(jù)對應(yīng)第一邏輯單元的使用信息獲取第一有效計(jì)數(shù)的步驟s1311：判斷第一邏輯單元的第一有效計(jì)數(shù)是否小于有效計(jì)數(shù)門檻值的步驟s1313：根據(jù)對應(yīng)第一邏輯單元的使用信息獲取第一存取參數(shù)的步驟s1315：判斷第一邏輯單元的第一存取參數(shù)是否小于存取參數(shù)門檻值的步驟s1317：將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元的步驟具體實(shí)施方式一般而言，存儲器存儲裝置(也稱，存儲器存儲系統(tǒng))包括可復(fù)寫式非易失性存儲器模塊與控制器(也稱，控制電路單元)。通常存儲器存儲裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲器存儲裝置或從存儲器存儲裝置中讀取數(shù)據(jù)。圖1是根據(jù)一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及輸入/輸出(i/o)裝置的示意圖，并且圖2是根據(jù)另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及輸入/輸出(i/o)裝置的示意圖。請參照圖1與圖2，主機(jī)系統(tǒng)11一般包括處理器111、隨機(jī)存取存儲器(randomaccessmemory,ram)112、只讀存儲器(readonlymemory,rom)113及數(shù)據(jù)傳輸接口114。處理器111、隨機(jī)存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114皆電性連接至系統(tǒng)總線(systembus)110。在本范例實(shí)施例中，主機(jī)系統(tǒng)11是通過數(shù)據(jù)傳輸接口114與存儲器存儲裝置10電性連接。例如，主機(jī)系統(tǒng)11可經(jīng)由數(shù)據(jù)傳輸接口114將數(shù)據(jù)寫入至存儲器存儲裝置10或從存儲器存儲裝置10中讀取數(shù)據(jù)。此外，主機(jī)系統(tǒng)11是通過系統(tǒng)總線110與i/o裝置12電性連接。例如，主機(jī)系統(tǒng)11可經(jīng)由系統(tǒng)總線110將輸出信號傳送至i/o裝置12或從i/o裝置12接收輸入信號。在本范例實(shí)施例中，處理器111、隨機(jī)存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114是可設(shè)置在主機(jī)系統(tǒng)11的主機(jī)板20上。數(shù)據(jù)傳輸接口114的數(shù)目可以是一或多個。通過數(shù)據(jù)傳輸接口114，主機(jī)板20可以經(jīng)由有線或無線方式電性連接至存儲器存儲裝置10。存儲器存儲裝置10可例如是u盤201、記憶卡202、固態(tài)硬盤(solidstatedrive,ssd)203或無線存儲器存儲裝置204。無線存儲器存儲裝置204可例如是近距離無線通訊(nearfieldcommunicationstorage,nfc)存儲器存儲裝置、無線傳真(wifi)存儲器存儲裝置、藍(lán)牙(bluetooth)存儲器存儲裝置或低功耗藍(lán)牙存儲器存儲裝置(例如，ibeacon)等以各式無線通訊技術(shù)為基礎(chǔ)的存儲器存儲裝置。此外，主機(jī)板20也可以通過系統(tǒng)總線110電性連接至全球定位系統(tǒng)(globalpositioningsystem,gps)模塊205、網(wǎng)絡(luò)接口卡206、無線傳輸裝置207、鍵盤208、屏幕209、喇叭210等各式i/o裝置。例如，在一范例實(shí)施例中，主機(jī)板20可通過無線傳輸裝置207存取無線存儲器存儲裝置204。在一范例實(shí)施例中，所提及的主機(jī)系統(tǒng)為可實(shí)質(zhì)地與存儲器存儲裝置配合以存儲數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實(shí)施例中，主機(jī)系統(tǒng)是以電腦系統(tǒng)來作說明，然而，圖3是根據(jù)另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖。請參照圖3，在另一范例實(shí)施例中，主機(jī)系統(tǒng)31也可以是數(shù)碼相機(jī)、攝影機(jī)、通訊裝置、音頻播放器、視頻播放器或平板電腦等系統(tǒng)，而存儲器存儲裝置30可為其所使用的sd卡32、cf卡33或嵌入式存儲裝置34等各式非易失性存儲器存儲裝置。嵌入式存儲裝置34包括嵌入式多媒體卡(embeddedmmc,emmc)341和/或嵌入式多芯片封裝存儲裝置(embeddedmultichippackage,emcp)342等各類型將存儲器模塊直接電性連接于主機(jī)系統(tǒng)的基板上的嵌入式存儲裝置。圖4是根據(jù)一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的概要方塊圖。請參照圖4，存儲器存儲裝置10包括連接接口單元402、存儲器控制電路單元404與可復(fù)寫式非易失性存儲器模塊406。在本范例實(shí)施例中，連接接口單元402是相容于安全數(shù)字(securedigital,sd)接口標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合串行高級技術(shù)附件(serialadvancedtechnologyattachment,sata)標(biāo)準(zhǔn)、并行高級技術(shù)附件(paralleladvancedtechnologyattachment,pata)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(instituteofelectricalandelectronicengineers,ieee)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(peripheralcomponentinterconnectexpress,pciexpress)標(biāo)準(zhǔn)、通用串行總線(universalserialbus,usb)標(biāo)準(zhǔn)、超高速一代(ultrahighspeed-i,uhs-i)接口標(biāo)準(zhǔn)、超高速二代(ultrahighspeed-ii,uhs-ii)接口標(biāo)準(zhǔn)、記憶棒(memorystick,ms)接口標(biāo)準(zhǔn)、多芯片封裝(multi-chippackage)接口標(biāo)準(zhǔn)、多媒體存儲卡(multimediacard,mmc)接口標(biāo)準(zhǔn)、嵌入式多媒體存儲卡(embeddedmultimediacard,emmc)接口標(biāo)準(zhǔn)、通用快閃存儲器(universalflashstorage,ufs)接口標(biāo)準(zhǔn)、嵌入式多芯片封裝(embeddedmultichippackage,emcp)接口標(biāo)準(zhǔn)、小型快閃(compactflash,cf)接口標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(integrateddeviceelectronics,ide)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。在本范例實(shí)施例中，連接接口單元402可與存儲器控制電路單元404封裝在一個芯片中，或者連接接口單元402是布設(shè)于一包含存儲器控制電路單元的芯片外。存儲器控制電路單元404用以執(zhí)行以硬件型式或固件型式實(shí)作的多個邏輯門或控制指令，并且根據(jù)主機(jī)系統(tǒng)11的指令在可復(fù)寫式非易失性存儲器模塊406中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等操作?？蓮?fù)寫式非易失性存儲器模塊406是電性連接至存儲器控制電路單元404，并且用以存儲主機(jī)系統(tǒng)11所寫入的數(shù)據(jù)?？蓮?fù)寫式非易失性存儲器模塊406具有實(shí)體抹除單元410(0)～410(n)。例如，實(shí)體抹除單元410(0)～410(n)可屬于同一個存儲器晶粒(die)或者屬于不同的存儲器晶粒。每一實(shí)體抹除單元分別具有復(fù)數(shù)個實(shí)體程序化單元，其中屬于同一個實(shí)體抹除單元的實(shí)體程序化單元可被獨(dú)立地寫入且被同時地抹除。然而，必須了解的是，本發(fā)明不限于此，每一實(shí)體抹除單元是可由64個實(shí)體程序化單元、256個實(shí)體程序化單元或其他任意個實(shí)體程序化單元所組成。更詳細(xì)來說，實(shí)體抹除單元為抹除的最小單位。也即，每一實(shí)體抹除單元含有最小數(shù)目之一并被抹除的存儲單元。實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫入數(shù)據(jù)的最小單元。每一實(shí)體程序化單元通常包括數(shù)據(jù)二進(jìn)制位區(qū)與冗余二進(jìn)制位區(qū)。數(shù)據(jù)二進(jìn)制位區(qū)包含多個實(shí)體存取地址用以存儲使用者的數(shù)據(jù)，而冗余二進(jìn)制位區(qū)用以存儲系統(tǒng)的數(shù)據(jù)(例如，控制信息與錯誤更正碼)。在本范例實(shí)施例中，每一個實(shí)體程序化單元的數(shù)據(jù)二進(jìn)制位區(qū)中會包含8個實(shí)體存取地址，且一個實(shí)體存取地址的大小為512二進(jìn)制位組(byte)。然而，在其他范例實(shí)施例中，數(shù)據(jù)二進(jìn)制位區(qū)中也可包含數(shù)目更多或更少的實(shí)體存取地址，本發(fā)明并不限制實(shí)體存取地址的大小以及個數(shù)。例如，在一范例實(shí)施例中，實(shí)體抹除單元為實(shí)體區(qū)塊，并且實(shí)體程序化單元為實(shí)體頁面或?qū)嶓w扇區(qū)，但本發(fā)明不以此為限。在本范例實(shí)施例中，可復(fù)寫式非易失性存儲器模塊406為單階存儲單元(singlelevelcell，slc)nand型快閃存儲器模塊(即，一個存儲單元中可存儲1個數(shù)據(jù)二進(jìn)制位的快閃存儲器模塊)。然而，本發(fā)明不限于此，可復(fù)寫式非易失性存儲器模塊406也可是多階存儲單元(multilevelcell，mlc)nand型快閃存儲器模塊(即，一個存儲單元中可存儲2個數(shù)據(jù)二進(jìn)制位的快閃存儲器模塊)、復(fù)數(shù)階存儲單元(trinarylevelcell，tlc)nand型快閃存儲器模塊(即，一個存儲單元中可存儲3個數(shù)據(jù)二進(jìn)制位的快閃存儲器模塊)或其他具有相同特性的存儲器模塊。圖5是根據(jù)一范例實(shí)施例所示出的存儲器控制電路單元的概要方塊圖。請參照圖5，存儲器控制電路單元404包括存儲器管理電路502、主機(jī)接口504與存儲器接口506。存儲器管理電路502用以控制存儲器控制電路單元404的整體運(yùn)作。具體來說，存儲器管理電路502具有多個控制指令，并且在存儲器存儲裝置10運(yùn)作時，此些控制指令會被執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。在本范例實(shí)施例中，存儲器管理電路502的控制指令是以固件型式來實(shí)作。例如，存儲器管理電路502具有微處理器單元(未示出)與只讀存儲器(未示出)，并且此些控制指令是被燒錄至此只讀存儲器中。當(dāng)存儲器存儲裝置10運(yùn)作時，此些控制指令會由微處理器單元來執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。在本發(fā)明另一范例實(shí)施例中，存儲器管理電路502的控制指令也可以程序碼型式存儲于可復(fù)寫式非易失性存儲器模塊406的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路502具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機(jī)存取存儲器(未示出)。特別是，此只讀存儲器具有驅(qū)動碼，并且當(dāng)存儲器控制電路單元404被致能時，微處理器單元會先執(zhí)行此驅(qū)動碼段來將存儲于可復(fù)寫式非易失性存儲器模塊406中的控制指令載入至存儲器管理電路502的隨機(jī)存取存儲器中。之后，微處理器單元會運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。此外，在本發(fā)明另一范例實(shí)施例中，存儲器管理電路502的控制指令也可以以硬件型式來實(shí)作。例如，存儲器管理電路502包括微控制器、存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路。存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路是電性連接至微控制器。其中，存儲單元管理電路用以管理可復(fù)寫式非易失性存儲器模塊406的實(shí)體抹除單元；存儲器寫入電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)寫入指令以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊406中；存儲器讀取電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)讀取指令以從可復(fù)寫式非易失性存儲器模塊406中讀取數(shù)據(jù)；存儲器抹除電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)抹除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲器模塊406中抹除；而數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲器模塊406中讀取的數(shù)據(jù)。主機(jī)接口504是電性連接至存儲器管理電路502并且用以電性連接至連接接口單元402，以接收與識別主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說，主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)會通過主機(jī)接口504來傳送至存儲器管理電路502。在本范例實(shí)施例中，主機(jī)接口504是相容于sata標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口504也可以是相容于pata標(biāo)準(zhǔn)、ieee1394標(biāo)準(zhǔn)、pciexpress標(biāo)準(zhǔn)、usb標(biāo)準(zhǔn)、uhs-i接口標(biāo)準(zhǔn)、uhs-ii接口標(biāo)準(zhǔn)、sd標(biāo)準(zhǔn)、ms標(biāo)準(zhǔn)、mmc標(biāo)準(zhǔn)、cf標(biāo)準(zhǔn)、ide標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。存儲器接口506是電性連接至存儲器管理電路502并且用以存取可復(fù)寫式非易失性存儲器模塊406。也就是說，欲寫入至可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)會經(jīng)由存儲器接口506轉(zhuǎn)換為可復(fù)寫式非易失性存儲器模塊406所能接受的格式。緩沖存儲器508是電性連接至存儲器管理電路502并且用以暫存來自于主機(jī)系統(tǒng)11的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)。在一范例實(shí)施例中，存儲器控制電路單元404還包括緩沖存儲器508、電源管理電路510與錯誤檢查與校正電路512。電源管理電路510是電性連接至存儲器管理電路502并且用以控制存儲器存儲裝置10的電源。錯誤檢查與校正電路512是電性連接至存儲器管理電路502并且用以執(zhí)行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲器管理電路502從主機(jī)系統(tǒng)11中接收到寫入指令時，錯誤檢查與校正電路512會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤檢查與校正碼(errorcheckingandcorrectingcode,ecccode)，并且存儲器管理電路502會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤檢查與校正碼寫入至可復(fù)寫式非易失性存儲器模塊406中。之后，當(dāng)存儲器管理電路502從可復(fù)寫式非易失性存儲器模塊406中讀取數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應(yīng)的錯誤檢查與校正碼，并且錯誤檢查與校正電路512會根據(jù)此錯誤檢查與校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序。以下描述存儲器管理電路502、主機(jī)接口504與存儲器接口506、緩沖存儲器508、電源管理電路510與錯誤檢查與校正電路512所執(zhí)行的操作，也可參考為由存儲器控制電路單元404所執(zhí)行。圖6與圖7是根據(jù)一范例實(shí)施例所示出的管理實(shí)體抹除單元的范例示意圖。必須了解的是，在此描述可復(fù)寫式非易失性存儲器模塊406的實(shí)體抹除單元的運(yùn)作時，以“提取”、“分組”、“劃分”、“關(guān)聯(lián)”等詞來操作實(shí)體抹除單元是邏輯上的概念。也就是說，可復(fù)寫式非易失性存儲器模塊的實(shí)體抹除單元的實(shí)際位置并未更動，而是邏輯上對可復(fù)寫式非易失性存儲器模塊的實(shí)體抹除單元進(jìn)行操作。請參照圖6，存儲器管理電路502會將實(shí)體抹除單元410(0)～410(n)邏輯地分組為數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608。邏輯上屬于數(shù)據(jù)區(qū)602與閑置區(qū)604的實(shí)體抹除單元是用以存儲來自于主機(jī)系統(tǒng)11的數(shù)據(jù)。具體來說，數(shù)據(jù)區(qū)602的實(shí)體抹除單元是被視為已存儲數(shù)據(jù)的實(shí)體抹除單元，而閑置區(qū)604的實(shí)體抹除單元是用以替換數(shù)據(jù)區(qū)602的實(shí)體抹除單元。也就是說，當(dāng)從主機(jī)系統(tǒng)11接收到寫入指令與欲寫入的數(shù)據(jù)時，存儲器管理電路502會從閑置區(qū)604中提取實(shí)體抹除單元，并且將數(shù)據(jù)寫入至所提取的實(shí)體抹除單元中，以替換數(shù)據(jù)區(qū)602的實(shí)體抹除單元。邏輯上屬于系統(tǒng)區(qū)606的實(shí)體抹除單元是用以記錄系統(tǒng)數(shù)據(jù)。例如，系統(tǒng)數(shù)據(jù)包括關(guān)于可復(fù)寫式非易失性存儲器模塊的制造商與型號、可復(fù)寫式非易失性存儲器模塊的實(shí)體抹除單元數(shù)、每一實(shí)體抹除單元的實(shí)體程序化單元數(shù)等。邏輯上屬于取代區(qū)608中的實(shí)體抹除單元是用于壞實(shí)體抹除單元取代程序，以取代損壞的實(shí)體抹除單元。具體來說，倘若取代區(qū)608中仍存有正常的實(shí)體抹除單元并且數(shù)據(jù)區(qū)602的實(shí)體抹除單元損壞時，存儲器管理電路502會從取代區(qū)608中提取正常的實(shí)體抹除單元來更換損壞的實(shí)體抹除單元。特別是，數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608的實(shí)體抹除單元的數(shù)量會根據(jù)不同的存儲器規(guī)格而有所不同。此外，必須了解的是，在存儲器存儲裝置10的運(yùn)作中，實(shí)體抹除單元關(guān)聯(lián)至數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608的分組關(guān)系會動態(tài)地變動。例如，當(dāng)閑置區(qū)604中的實(shí)體抹除單元損壞而被取代區(qū)608的實(shí)體抹除單元取代時，則原本取代區(qū)608的實(shí)體抹除單元會被關(guān)聯(lián)至閑置區(qū)604。請參照圖7，存儲器管理電路502會配置邏輯單元lba(0)～lba(h)以映射數(shù)據(jù)區(qū)602的實(shí)體抹除單元，其中每一邏輯單元具有多個邏輯子單元以映射對應(yīng)的實(shí)體抹除單元的實(shí)體程序化單元。并且，當(dāng)主機(jī)系統(tǒng)11欲寫入數(shù)據(jù)至邏輯單元或更新存儲于邏輯單元中的數(shù)據(jù)時，存儲器管理電路502會從閑置區(qū)604中提取一個實(shí)體抹除單元來寫入數(shù)據(jù)，以輪替數(shù)據(jù)區(qū)602的實(shí)體抹除單元。在本范例實(shí)施例中，邏輯子單元可以是邏輯頁面或邏輯扇區(qū)。為了識別每個邏輯單元的數(shù)據(jù)被存儲在哪個實(shí)體抹除單元，在本范例實(shí)施例中，存儲器管理電路502會記錄邏輯單元與實(shí)體抹除單元之間的映射。并且，當(dāng)主機(jī)系統(tǒng)11欲在邏輯子單元中存取數(shù)據(jù)時，存儲器管理電路502會確認(rèn)此邏輯子單元所屬的邏輯單元，并且在此邏輯單元所映射的實(shí)體抹除單元中來存取數(shù)據(jù)。例如，在本范例實(shí)施例中，存儲器管理電路502會在可復(fù)寫式非易失性存儲器模塊406中存儲邏輯-實(shí)體映射表來記錄每一邏輯單元所映射的實(shí)體抹除單元，并且當(dāng)欲存取數(shù)據(jù)時存儲器管理電路502會將邏輯-實(shí)體映射表載入至緩沖存儲器508來維護(hù)。值得一提的是，由于緩沖存儲器508的容量有限無法存儲記錄所有邏輯單元的映射關(guān)系的映射表，因此，在本范例實(shí)施例中，存儲器管理電路502會將邏輯單元lba(0)～lba(h)分組為多個邏輯區(qū)域lz(0)～lz(m)，并且為每一邏輯區(qū)域配置一個邏輯-實(shí)體映射表。特別是，當(dāng)存儲器管理電路502欲更新某個邏輯單元的映射時，對應(yīng)此邏輯單元所屬的邏輯區(qū)域的邏輯-實(shí)體映射表會被載入至緩沖存儲器508來被更新。值得注意的是，在一范例實(shí)施例中，存儲器存儲裝置10的可復(fù)寫式非易失性存儲器模塊406是以實(shí)體程序化單元為基礎(chǔ)(也稱為頁面為基礎(chǔ)(pagebased))來進(jìn)行管理。例如，在執(zhí)行寫入指令時，不管目前數(shù)據(jù)是要寫入至那個邏輯單元的邏輯子單元，存儲器管理電路502皆會以一個實(shí)體程序化單元接續(xù)一個實(shí)體程序化單元的方式來寫入數(shù)據(jù)(也稱為隨機(jī)寫入機(jī)制)。具體來說，存儲器管理電路502會從閑置區(qū)604中提取一個空的實(shí)體抹除單元作為目前使用的實(shí)體抹除單元來寫入數(shù)據(jù)。并且，當(dāng)此目前使用的實(shí)體抹除單元已被寫滿時，存儲器管理電路502會再從閑置區(qū)604中提取另一個空的實(shí)體抹除單元作為目前使用的實(shí)體抹除單元，以繼續(xù)寫入對應(yīng)來自于主機(jī)系統(tǒng)11的寫入指令的數(shù)據(jù)。當(dāng)來自于主機(jī)系統(tǒng)11的寫入指令指示將數(shù)據(jù)寫入屬于不同的邏輯單元的多個邏輯子單元時，存儲器管理電路502會將屬于不同邏輯單元的邏輯子單元的數(shù)據(jù)依序?qū)懭胫聊壳笆褂玫膶?shí)體抹除單元的實(shí)體程序化單元中。換句話說，經(jīng)過一段時間的運(yùn)作之后，屬于相同邏輯單元的連續(xù)的邏輯子單元的數(shù)據(jù)可能會被寫入至不同實(shí)體抹除單元中。圖8是根據(jù)本發(fā)明的一范例實(shí)施例所示出的以實(shí)體程序化單元為基礎(chǔ)來寫入數(shù)據(jù)的示意圖。請參照圖8，假設(shè)主機(jī)系統(tǒng)11在不同的時間點(diǎn)發(fā)送多個寫入指令以指示將數(shù)據(jù)存儲至不同的邏輯子單元。例如，寫入指令c1指示將數(shù)據(jù)d1存儲至邏輯單元lba(0)的邏輯子單元lca(0-0)；寫入指令c2指示將數(shù)據(jù)d3存儲至邏輯單元lba(0)的邏輯子單元lca(0-2)；寫入指令c3指示將數(shù)據(jù)d5存儲至邏輯單元lba(1)的邏輯子單元lca(1-0)；寫入指令c4指示將數(shù)據(jù)d7存儲至邏輯單元lba(1)的邏輯子單元lca(1-2)。回應(yīng)于寫入指令c1～c4，存儲器管理電路502從閑置區(qū)604中提取實(shí)體抹除單元410(a)作為目前使用的實(shí)體抹除單元，并且將數(shù)據(jù)d1、d3、d5、d7分別寫入實(shí)體抹除單元410(a)的實(shí)體程序化單元410(a-0)～410(a-3)中。存儲器管理電路502還會將相關(guān)的映射信息記錄在邏輯-實(shí)體映射表中，例如邏輯單元lba(0)的邏輯子單元lca(0-0)與lca(0-2)分別映射至實(shí)體抹除單元410(a)的實(shí)體程序化單元410(a-0)與410(a-1)，邏輯單元lba(1)的邏輯子單元lca(1-0)與lca(1-2)分別映射至實(shí)體抹除單元410(a)的實(shí)體程序化單元410(a-2)與410(a-3)。之后，存儲器管理電路502又接收到來自于主機(jī)系統(tǒng)11的寫入指令c5～c8。由于實(shí)體抹除單元410(a)已被寫滿，因此，存儲器管理電路502會從閑置區(qū)604中提取實(shí)體抹除單元410(b)作為目前使用的實(shí)體抹除單元。存儲器管理電路502根據(jù)寫入指令c5～c8將數(shù)據(jù)d2、d4、d6、d8分別寫入實(shí)體抹除單元410(b)的實(shí)體程序化單元410(b-0)～410(b-3)中。此外，存儲器管理電路502還會記錄相關(guān)的映射信息，例如邏輯單元lba(0)的邏輯子單元lca(0-1)與lca(0-3)分別映射至實(shí)體抹除單元410(b)的實(shí)體程序化單元410(b-0)與410(b-1)，邏輯單元lba(1)的邏輯子單元lca(1-1)與lca(1-3)分別映射至實(shí)體抹除單元410(b)的實(shí)體程序化單元410(b-2)與410(b-3)。因此，在完成對應(yīng)數(shù)據(jù)d1～d8的寫入操作之后，屬于邏輯單元lba(0)(或邏輯單元lba(1))中連續(xù)的兩個邏輯子單元的數(shù)據(jù)被存儲在不同的實(shí)體抹除單元中，并且上述連續(xù)的兩個邏輯子單元會映射至不同的實(shí)體抹除單元的實(shí)體程序化單元。例如，邏輯單元lba(0)的邏輯子單元lca(0-0)映射至實(shí)體抹除單元410(a)的實(shí)體程序化單元410(a-0)，而邏輯單元lba(0)的邏輯子單元lca(0-1)映射至實(shí)體抹除單元410(b)的實(shí)體程序化單元410(b-0)。在此，連續(xù)的兩個邏輯子單元是指其中一個邏輯子單元的邏輯地址范圍是接續(xù)在另一個邏輯子單元的邏輯地址范圍之后。換句話說，其中一個邏輯子單元的起始邏輯地址是接續(xù)在另一個邏輯子單元的結(jié)束邏輯地址之后。在本范例實(shí)施例中，存儲器管理電路502還會記錄對應(yīng)每一個邏輯單元的使用信息。例如，存儲器管理電路502可將使用信息存儲至系統(tǒng)區(qū)606。使用信息可包括邏輯單元的有效計(jì)數(shù)(validcount)、讀取次數(shù)與寫入次數(shù)等。有效計(jì)數(shù)可用以表示一個邏輯單元中存儲有效數(shù)據(jù)的邏輯子單元的數(shù)目。讀取次數(shù)可用以表示一個邏輯單元被執(zhí)行讀取操作的次數(shù)。寫入次數(shù)可用以表示一個邏輯單元被執(zhí)行讀取操作的次數(shù)。然而，使用信息也可包括更多其他信息，并不以上述揭露的內(nèi)容為限。以圖8為例，當(dāng)接收到寫入指令c1后，存儲器管理電路502會執(zhí)行對應(yīng)邏輯單元lba(0)的邏輯子單元lca(0-0)的寫入操作。此外，存儲器管理電路502會將對應(yīng)邏輯單元lba(0)的有效計(jì)數(shù)加1，并且將寫入次數(shù)加1。另一方面，當(dāng)屬于邏輯單元lba(0)的邏輯子單元lca(0-0)的數(shù)據(jù)被刪除或被標(biāo)識為無效數(shù)據(jù)時，存儲器管理電路502會將對應(yīng)邏輯單元lba(0)的有效計(jì)數(shù)減1。此外，當(dāng)存儲器管理電路502接收到來自于主機(jī)系統(tǒng)11的讀取指令時，存儲器管理電路502會將讀取指令所指示讀取的邏輯單元的讀取次數(shù)加1。然而，在另一范例實(shí)施例中，存儲器管理電路502也可記錄一個邏輯單元中的對應(yīng)所有邏輯子單元的讀取次數(shù)，再計(jì)算對應(yīng)所有邏輯子單元的讀取次數(shù)的總和作為一個邏輯單元的讀取次數(shù)。圖9是根據(jù)本發(fā)明的一范例實(shí)施例所示出的邏輯單元的使用信息的示意圖。請參照圖9，存儲器管理電路502使用記錄表910來記錄每一個邏輯單元的使用信息。如記錄表910所示，對應(yīng)邏輯單元lba(0)的有效計(jì)數(shù)為4，表示邏輯單元lba(0)具有已存儲有效數(shù)據(jù)的4個邏輯子單元。另外，對應(yīng)邏輯單元lba(0)的讀取次數(shù)與寫入次數(shù)分別為40與4，可用以表示邏輯單元lba(0)的數(shù)據(jù)被執(zhí)行了4次的寫入操作，而且被執(zhí)行了40次的讀取操作。換句話說，邏輯單元lba(0)可能存儲了經(jīng)常被讀取的數(shù)據(jù)。特別的是，存儲器管理電路502會根據(jù)對應(yīng)一個邏輯單元的使用信息來決定是否對此邏輯單元執(zhí)行數(shù)據(jù)整理操作。在此，數(shù)據(jù)整理操作是指將屬于此邏輯單元的數(shù)據(jù)復(fù)制(或搬移)到一個實(shí)體抹除單元中。具體而言，存儲器管理電路502會根據(jù)對應(yīng)一個邏輯單元的使用信息來判斷此邏輯單元是否符合整理?xiàng)l件。在本范例實(shí)施例中，存儲器管理電路502會根據(jù)對應(yīng)一個邏輯單元的使用信息來取得此邏輯單元的有效計(jì)數(shù)與存取參數(shù)來決定邏輯單元是否符合執(zhí)行數(shù)據(jù)整理操作的整理?xiàng)l件。例如，存儲器管理電路502可查詢記錄表910來獲取對應(yīng)邏輯單元lba(0)的有效計(jì)數(shù)。此外，存儲器管理電路502還可查詢記錄表910來獲取對應(yīng)邏輯單元lba(0)的讀取次數(shù)與寫入次數(shù)，并且根據(jù)讀取次數(shù)與寫入次數(shù)計(jì)算出對應(yīng)邏輯單元lba(0)的存取參數(shù)。在本范例實(shí)施例中，存儲器管理電路502可計(jì)算讀取次數(shù)與寫入次數(shù)的比值來獲取存取參數(shù)。例如，根據(jù)記錄表910，邏輯單元lba(0)的有效計(jì)數(shù)為4，存取參數(shù)為10；邏輯單元lba(1)的有效計(jì)數(shù)為4，存取參數(shù)為15；邏輯單元lba(2)的有效計(jì)數(shù)為2，存取參數(shù)為0.5。圖10是根據(jù)本發(fā)明的一范例實(shí)施例所示出的邏輯單元的數(shù)據(jù)整理操作的示意圖。請參照圖10，假設(shè)一個邏輯單元包括8個邏輯子單元，并且一個實(shí)體抹除單元包括8個實(shí)體程序化單元。例如，邏輯單元lba(0)包括邏輯子單元lca(0-0)～lca(0-7)。存儲器管理電路502根據(jù)如圖8的寫入指令執(zhí)行寫入操作之后，邏輯單元lba(0)的邏輯子單元lca(0-0)～lca(0-3)分別映射至實(shí)體程序化單元410(a-0)、410(b-0)、410(a-1)與410(b-1)。實(shí)體程序化單元410(a-0)與410(a-1)屬于實(shí)體抹除單元410(a)，且實(shí)體程序化單元410(b-0)與410(b-1)屬于實(shí)體抹除單元410(b)。在本范例實(shí)施例中，假設(shè)邏輯單元lba(0)的邏輯子單元lca(0-4)～lca(0-7)未映射至任何實(shí)體程序化單元。因此，存儲器管理電路502會在如圖9的記錄表910中記錄邏輯單元lba(0)的有效計(jì)數(shù)為4。在本范例實(shí)施例中，存儲器管理電路502會根據(jù)一個邏輯單元的邏輯子單元的總數(shù)目來設(shè)定有效計(jì)數(shù)門檻值。例如，存儲器管理電路502可將有效計(jì)數(shù)門檻值設(shè)定為一個邏輯單元的邏輯子單元的總數(shù)目的一半。也就是說，有效計(jì)數(shù)門檻值可被設(shè)定為4。此外，存儲器管理電路502還可預(yù)設(shè)一個存取參數(shù)門檻值，例如存取參數(shù)門檻值可被設(shè)定為2。值得一提的是，有效計(jì)數(shù)門檻值與存取參數(shù)門檻值并不以上述的數(shù)值為限。在其他的范例實(shí)施例中，有效計(jì)數(shù)門檻值與存取參數(shù)門檻值也可依不同的應(yīng)用需求被設(shè)定為適當(dāng)?shù)臄?shù)值。例如，有效計(jì)數(shù)門檻值也可設(shè)定為一個邏輯單元的邏輯子單元的總數(shù)目，或者有效計(jì)數(shù)門檻值也可設(shè)定為一個邏輯單元的邏輯子單元的總數(shù)目的四分之一。在本范例實(shí)施例中，存儲器管理電路502可以檢查所有的邏輯單元以找出符合執(zhí)行數(shù)據(jù)整理操作的整理?xiàng)l件的邏輯單元。存儲器管理電路502可根據(jù)一個邏輯單元的有效計(jì)數(shù)來決定此邏輯單元是否符合第一整理?xiàng)l件。例如，當(dāng)執(zhí)行邏輯單元lba(0)的檢查時，存儲器管理電路502可從如圖9的記錄表910中獲取對應(yīng)邏輯單元lba(0)的有效計(jì)數(shù)。接著，存儲器管理電路502會判斷邏輯單元lba(0)的有效計(jì)數(shù)是否小于有效計(jì)數(shù)門檻值。例如，假設(shè)有效計(jì)數(shù)門檻值預(yù)設(shè)為4，且邏輯單元lba(0)的有效計(jì)數(shù)為4。因此，存儲器管理電路502會判斷出邏輯單元lba(0)的有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值因而判定邏輯單元lba(0)符合第一整理?xiàng)l件。此外，存儲器管理電路502還可根據(jù)一個邏輯單元的存取參數(shù)來決定此邏輯單元是否符合第二整理?xiàng)l件。例如，存儲器管理電路502還會從圖9的記錄表910中獲取對應(yīng)邏輯單元lba(0)的讀取次數(shù)與寫入次數(shù)，并且計(jì)算讀取次數(shù)與寫入次數(shù)的比值來獲取邏輯單元lba(0)的存取參數(shù)。然后，存儲器管理電路502會判斷邏輯單元lba(0)的存取參數(shù)是否小于存取參數(shù)門檻值。例如，假設(shè)存取參數(shù)門檻值預(yù)設(shè)為2，且存儲器管理電路502計(jì)算出邏輯單元lba(0)的存取參數(shù)為10。因此，存儲器管理電路502會判斷出邏輯單元lba(0)的存取參數(shù)不小于存取參數(shù)門檻值因而判定邏輯單元lba(0)符合第二整理?xiàng)l件。倘若邏輯單元lba(0)符合第一整理?xiàng)l件(也即邏輯單元lba(0)的有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值)且邏輯單元lba(0)符合第二整理?xiàng)l件(也即邏輯單元lba(0)的存取參數(shù)不小于存取參數(shù)門檻值)時，存儲器管理電路502會判定邏輯單元lba(0)符合執(zhí)行數(shù)據(jù)整理操作的整理?xiàng)l件。之后，存儲器管理電路502會從閑置區(qū)606中提取一個空的實(shí)體抹除單元410(c)，并且將屬于邏輯單元lba(0)的數(shù)據(jù)(也即存儲在實(shí)體程序化單元410(a-0)、410(b-0)、410(a-1)與410(b-1)中的數(shù)據(jù)d1、d2、d3與d4)復(fù)制到實(shí)體抹除單元410(c)中。如圖10所示，存儲器管理電路502執(zhí)行數(shù)據(jù)整理操作而將數(shù)據(jù)d1～d4依序存儲至實(shí)體抹除單元410(c)的實(shí)體程序化單元410(c-0)～410(c-3)中。在一范例實(shí)施例中，存儲器管理電路502還會將邏輯-實(shí)體映射表中對應(yīng)邏輯單元lba(0)的映射信息更新為邏輯單元lba(0)的邏輯子單元lca(0-0)～lca(0-3)映射至實(shí)體抹除單元410(c)的實(shí)體程序化單元410(c-0)～410(c-3)。實(shí)體程序化單元410(c-0)～410(c-3)對應(yīng)連續(xù)的實(shí)體地址范圍。圖11是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的邏輯單元的數(shù)據(jù)整理操作的示意圖。請參照圖11，相同于圖10的范例實(shí)施例，存儲器管理電路502將屬于邏輯單元lba(0)的數(shù)據(jù)復(fù)制到實(shí)體抹除單元410(c)的實(shí)體程序化單元410(c-0)～410(c-3)，并且有效計(jì)數(shù)門檻值為4，存取參數(shù)門檻值為2。然而，在圖11的范例實(shí)施例中，假設(shè)邏輯單元lba(1)的邏輯子單元lca(1-4)～lca(1-7)未映射至任何實(shí)體程序化單元。因此，存儲器管理電路502可根據(jù)圖9的記錄表910中對應(yīng)邏輯單元lba(1)的使用信息獲取邏輯單元lba(1)的有效計(jì)數(shù)為4。接著，存儲器管理電路502會判斷出邏輯單元lba(1)的有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值。此外，存儲器管理電路502還從圖9的記錄表910中獲取對應(yīng)邏輯單元lba(1)的讀取次數(shù)與寫入次數(shù)，并且計(jì)算出邏輯單元lba(1)的存取參數(shù)為15。接著，存儲器管理電路502會判斷出邏輯單元lba(1)的存取參數(shù)不小于存取參數(shù)門檻值。由于邏輯單元lba(1)的有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值且邏輯單元lba(1)的存取參數(shù)不小于存取參數(shù)門檻值，因此，存儲器管理電路502會判定邏輯單元lba(1)符合執(zhí)行數(shù)據(jù)整理操作的整理?xiàng)l件。在本范例實(shí)施例中，存儲器管理電路502會將屬于邏輯單元lba(1)的數(shù)據(jù)(也即存儲在實(shí)體程序化單元410(a-2)、410(b-2)、410(a-3)與410(b-3)中的數(shù)據(jù)d5、d6、d7與d8)復(fù)制到實(shí)體抹除單元410(c)中。如圖11所示，存儲器管理電路502將數(shù)據(jù)d5～d8依序存儲至實(shí)體抹除單元410(c)的實(shí)體程序化單元410(c-4)～410(c-7)中，并且將邏輯-實(shí)體映射表中對應(yīng)邏輯單元lba(1)的映射信息更新為邏輯單元lba(1)的邏輯子單元lca(1-0)～lca(1-3)映射至實(shí)體抹除單元410(c)的實(shí)體程序化單元410(c-4)～410(c-7)。值得一提的是，在圖10與圖11的范例實(shí)施例中，存儲器管理電路502可先對邏輯單元執(zhí)行有效計(jì)數(shù)是否不小于有效計(jì)數(shù)門檻值的判斷，并且記錄有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值的邏輯單元。例如，存儲器管理電路502可將用以表示有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值的邏輯單元的起始邏輯地址記錄在系統(tǒng)區(qū)606的一個實(shí)體抹除單元中。之后，當(dāng)存儲器管理電路502要執(zhí)行數(shù)據(jù)整理操作時，再針對被記錄的邏輯單元執(zhí)行存取參數(shù)是否小于存取參數(shù)門檻值的判斷，從而判斷出存取參數(shù)不小于存取參數(shù)門檻值的邏輯單元以決定出可被執(zhí)行數(shù)據(jù)整理操作的邏輯單元。在決定出可被執(zhí)行數(shù)據(jù)整理操作的邏輯單元之后，存儲器管理電路502會執(zhí)行對應(yīng)于所決定出的邏輯單元的數(shù)據(jù)整理操作。在一范例實(shí)施例中，存儲器管理電路502可在決定出可被執(zhí)行數(shù)據(jù)整理操作的邏輯單元之后立即執(zhí)行數(shù)據(jù)整理操作。然而，在另一范例實(shí)施例中，存儲器管理電路502也先記錄所決定出的邏輯單元，并在特定的時間執(zhí)行對應(yīng)所決定出的邏輯單元的數(shù)據(jù)整理操作。例如，當(dāng)在背景執(zhí)行模式下執(zhí)行垃圾收集(garbagecollection)操作時，存儲器管理電路502可同步執(zhí)行對應(yīng)所決定出的邏輯單元的數(shù)據(jù)整理操作?；蛘?，存儲器管理電路502也可在發(fā)送寫入指令序列時，同步指示執(zhí)行對應(yīng)所決定出的邏輯單元的數(shù)據(jù)整理操作。本發(fā)明并不限制執(zhí)行數(shù)據(jù)整理操作的執(zhí)行時間。圖12是根據(jù)本發(fā)明的一范例實(shí)施例所示出的數(shù)據(jù)寫入方法的流程圖。請參照圖12，在步驟s1201中，存儲器管理電路502會配置復(fù)數(shù)個邏輯單元以映射可復(fù)寫式非易失性存儲器模塊406的至少部份的實(shí)體抹除單元。存儲器管理電路502可將對應(yīng)邏輯單元的映射信息記錄在邏輯-實(shí)體映射表中。映射信息可包括用以表示邏輯單元映射至實(shí)體抹除單元的信息，或者用以表示邏輯子單元映射至實(shí)體程序化單元的信息。在步驟s1203中，存儲器管理電路502可根據(jù)來自于主機(jī)系統(tǒng)11的寫入指令將屬于第一邏輯單元的第一數(shù)據(jù)寫入至第一實(shí)體抹除單元中。在步驟s1205中，存儲器管理電路502可根據(jù)來自于主機(jī)系統(tǒng)11的寫入指令將屬于第一邏輯單元的第二數(shù)據(jù)寫入至第二實(shí)體抹除單元中。在本范例實(shí)施例中，第一數(shù)據(jù)屬于第一邏輯單元的第一邏輯子單元，第二數(shù)據(jù)屬于第一邏輯單元的第二邏輯子單元，并且第二邏輯子單元的邏輯地址范圍接續(xù)在第一邏輯子單元的邏輯地址范圍之后。接著，在步驟s1207中，存儲器管理電路502會記錄對應(yīng)每一個邏輯單元的使用信息。在步驟s1209中，存儲器管理電路502會根據(jù)第一邏輯單元的使用信息執(zhí)行對應(yīng)第一邏輯單元的數(shù)據(jù)整理操作以將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元。圖13是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的數(shù)據(jù)寫入方法的流程圖。圖13與圖12中相同編號的步驟是執(zhí)行相同的操作。圖13的步驟s1309～s1317為圖12的步驟s1209的詳細(xì)步驟。以下將針對步驟s1309～s1317進(jìn)行說明。在本范例實(shí)施例中，每一個邏輯單元的使用信息包括每一個邏輯單元的有效計(jì)數(shù)、讀取次數(shù)與寫入次數(shù)。在步驟s1309中，存儲器管理電路502根據(jù)對應(yīng)第一邏輯單元的使用信息獲取第一有效計(jì)數(shù)。例如，存儲器管理電路502可通過查詢用以記錄使用信息的記錄表來獲取對應(yīng)的有效計(jì)數(shù)。接著，在步驟s1311中，存儲器管理電路502判斷第一邏輯單元的第一有效計(jì)數(shù)是否小于有效計(jì)數(shù)門檻值。倘若第一有效計(jì)數(shù)小于有效計(jì)數(shù)門檻值，存儲器管理電路502會選取另一個邏輯單元作為第一邏輯單元，并且再次執(zhí)行步驟s1309。另一方面，倘若第一邏輯單元的第一有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值，在步驟s1313中，存儲器管理電路502會根據(jù)對應(yīng)第一邏輯單元的使用信息獲取第一存取參數(shù)。在本范例實(shí)施例中，存儲器管理電路502是計(jì)算第一邏輯單元的讀取次數(shù)與寫入次數(shù)的比值來獲取第一存取參數(shù)。接著，在步驟s1315中，存儲器管理電路502會判斷第一邏輯單元的第一存取參數(shù)是否小于存取參數(shù)門檻值。倘若第一邏輯單元的第一存取參數(shù)小于存取參數(shù)門檻值，存儲器管理電路502會選取另一個邏輯單元作為第一邏輯單元，并且再次執(zhí)行步驟s1309。另一方面，倘若第一邏輯單元的第一存取參數(shù)不小于存取參數(shù)門檻值，在步驟s1317中，存儲器管理電路502會將屬于第一邏輯單元的第一數(shù)據(jù)與第二數(shù)據(jù)從第一實(shí)體抹除單元與第二實(shí)體抹除單元復(fù)制到第三實(shí)體抹除單元。然而，在另一范例實(shí)施例中，在上述的步驟s1311之后，倘若第一邏輯單元的第一有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值，存儲器管理電路502可先記錄此第一邏輯單元。接著，存儲器管理電路502會選取另一個邏輯單元作為新的第一邏輯單元，并且再次執(zhí)行步驟s1309，由此找出所有邏輯單元中有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值的邏輯單元。之后，存儲器管理電路502會針對被記錄的邏輯單元(也即所有邏輯單元中有效計(jì)數(shù)不小于有效計(jì)數(shù)門檻值的邏輯單元)執(zhí)行上述的步驟s1313的操作。也就是說，存儲器管理電路502會從被記錄的邏輯單元中選取新的第一邏輯單元以執(zhí)行步驟s1313的操作。在此范例實(shí)施例中，在上述的步驟s1313之后，倘若第一邏輯單元(也即某個被記錄的邏輯單元)的第一存取參數(shù)小于存取參數(shù)門檻值，存儲器管理電路502會從被記錄的邏輯單元中選取另一個邏輯單元作為新的第一邏輯單元，并且再次執(zhí)行步驟s1313。圖12與圖13中的各步驟已于前述的范例實(shí)施例中詳細(xì)說明，于此便不再贅述。綜上所述，本發(fā)明通過記錄對應(yīng)邏輯單元的使用信息，可獲取邏輯單元的有效計(jì)數(shù)與存取參數(shù)。當(dāng)邏輯單元的有效計(jì)數(shù)達(dá)到有效計(jì)數(shù)門檻值并且存取參數(shù)達(dá)到存取參數(shù)門檻值時，屬于此邏輯單元的數(shù)據(jù)會被整理至一個實(shí)體抹除單元中。換句話說，存儲了較多有效數(shù)據(jù)以及存儲了經(jīng)常被讀取的數(shù)據(jù)的邏輯單元可被選取來執(zhí)行數(shù)據(jù)整理操作。如此一來，上述的邏輯單元的數(shù)據(jù)會被存儲在一個實(shí)體抹除單元中。由此可節(jié)省從邏輯-實(shí)體映射表找出對應(yīng)的映射信息的時間，并且可通過較少的讀取指令來讀取屬于連續(xù)的邏輯地址的數(shù)據(jù)，從而縮短讀取操作的執(zhí)行時間。雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
：中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。當(dāng)前第1頁12當(dāng)前第1頁12