技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種基于FPGA驅(qū)動(dòng)線陣CCD的高速圖像數(shù)據(jù)采集方法，采用FPGA驅(qū)動(dòng)高速線陣CCD，通過(guò)使用全局周期計(jì)數(shù)器，分頻計(jì)數(shù)器來(lái)產(chǎn)生CDD及AD的驅(qū)動(dòng)時(shí)序。利用FIFO緩存圖像數(shù)據(jù)并進(jìn)行速度匹配，采用狀態(tài)機(jī)模式對(duì)三路FIFO進(jìn)行讀寫(xiě)控制將三路FIFO緩存中的數(shù)據(jù)按順序輸出。通過(guò)設(shè)計(jì)高速通訊接口EMIF來(lái)與DSP交互數(shù)據(jù)。大大提高了工業(yè)機(jī)器視覺(jué)系統(tǒng)中前端圖像數(shù)據(jù)采集速度。

技術(shù)研發(fā)人員：陳派寧;黃繼業(yè);陳德平;高明煜;何志偉;楊宇翔
受保護(hù)的技術(shù)使用者：杭州電子科技大學(xué)
技術(shù)研發(fā)日：2017.04.20
技術(shù)公布日：2017.09.01