本發(fā)明屬于異構(gòu)計(jì)算領(lǐng)域，具體涉及一種基于arria10的fpga異構(gòu)加速卡。

背景技術(shù)：

異構(gòu)計(jì)算可以用來(lái)提高提高系統(tǒng)的計(jì)算性能。dnn語(yǔ)音識(shí)別、在線識(shí)別、cnn圖像識(shí)別、bing搜索、大數(shù)據(jù)處理等對(duì)數(shù)據(jù)中心處理性能要求越來(lái)越高，早期采用的異構(gòu)計(jì)算架構(gòu)是cpu+gpu，由于一般單gpu板卡功耗在250w以上。

2015年數(shù)據(jù)中心的電耗達(dá)1000億度，年耗電量超過(guò)全社會(huì)用電量的1.5%。在美國(guó)，2013年數(shù)據(jù)中心領(lǐng)域總用電量就達(dá)到恐怖的910億度。同時(shí)據(jù)調(diào)研，至2020年數(shù)據(jù)中心年度用電總量將達(dá)到1380億度?；ヂ?lián)網(wǎng)時(shí)代的騰訊、百度、阿里云、google、facebook、microsoft等互聯(lián)網(wǎng)公司，以大數(shù)據(jù)、大用戶等信息為核心資源，數(shù)據(jù)中心內(nèi)部設(shè)備復(fù)雜，散熱量大，制冷要求高，保障性要求也高，其中空調(diào)系統(tǒng)所產(chǎn)生的功耗約占數(shù)據(jù)中心總功耗的40%左右。

此為現(xiàn)有技術(shù)的不足，因此，針對(duì)現(xiàn)有技術(shù)中的上述缺陷，提供一種基于arria10的fpga異構(gòu)加速卡，是非常有必要的。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，針對(duì)上述異構(gòu)計(jì)算采用cpu+gpu方式能耗高的缺陷，提供一種基于arria10的fpga異構(gòu)加速卡，以解決上述技術(shù)問(wèn)題。

為實(shí)現(xiàn)上述目的，本發(fā)明給出以下技術(shù)方案：

一種基于arria10的fpga異構(gòu)加速板卡，包括fpga芯片，與fpga芯片連接的光口模塊、內(nèi)存通道模塊、pcie主機(jī)接口、配置模塊、電源轉(zhuǎn)換模塊、時(shí)鐘模塊、led指示模塊、板上usbblaster，與板上usbblaster連接的microusb連接器；

電源轉(zhuǎn)換模塊還與光口模塊、內(nèi)存通道模塊、pcie主機(jī)接口連接，時(shí)鐘模塊還與板上usbblaster通過(guò)jtag調(diào)試接口連接。pcie主機(jī)接口給電源轉(zhuǎn)換模塊提供電壓輸入，電源轉(zhuǎn)換模塊給光口模塊、內(nèi)存通道模塊,fpga芯片提供電壓輸入。

優(yōu)選地，電源轉(zhuǎn)換模塊與pcie主機(jī)接口的連接可以替換為電源轉(zhuǎn)換模塊與外接電源的連接。

優(yōu)選地，光口模塊包括至少兩個(gè)光口，內(nèi)存通道模塊包括至少兩個(gè)內(nèi)存通道。

優(yōu)選地，內(nèi)存通道模塊采用支持ddr4sdramsodimm型號(hào)內(nèi)存條的內(nèi)存通道；內(nèi)存通道模塊的內(nèi)存通道支持64bit或者72bit的數(shù)據(jù)寬度；64bit的數(shù)據(jù)寬度不帶自糾碼ecc,72bit的數(shù)據(jù)寬度帶自糾碼ecc,內(nèi)存通道模塊支持存儲(chǔ)容量大小可適配；

光口模塊采用sfp小型可插拔封裝的光口,光口模塊的光口為支持ge、10ge和25ge的以太網(wǎng)絡(luò)接口。

優(yōu)選地，時(shí)鐘模塊包括與fpga芯片連接的pll芯片、第二單端晶振、第一差分晶振、第二差分晶振，與pll芯片連接的第一單端晶振、cpld芯片；cpld芯片還與板上usbblaster通過(guò)jtag調(diào)試接口連接。

優(yōu)選地，時(shí)鐘模塊的pll芯片與cpld芯片連接通過(guò)i2c接口；第一單端晶振與pll芯片的連接為時(shí)鐘信號(hào)，第二單端晶振與fpga芯片的連接為時(shí)鐘信號(hào)；第一差分晶振與fpga芯片的連接和第二差分晶振與fpga芯片的連接為一對(duì)差分時(shí)鐘；pll芯片與fpga芯片的連接包括一對(duì)內(nèi)存輸入?yún)⒖疾罘謺r(shí)鐘和一對(duì)光口輸入?yún)⒖疾罘謺r(shí)鐘。

優(yōu)選地，電源轉(zhuǎn)換模塊包括與pcie主機(jī)接口連接的第一轉(zhuǎn)換單元、第二轉(zhuǎn)換單元、第三轉(zhuǎn)換單元，與第二轉(zhuǎn)換單元連接的第四轉(zhuǎn)換單元、第五轉(zhuǎn)換單元、第六轉(zhuǎn)換單元、第七轉(zhuǎn)換單元；

第一轉(zhuǎn)換單元、第四轉(zhuǎn)換單元、第五轉(zhuǎn)換單元、第六轉(zhuǎn)換單元還分別與fpga芯片連接，第二轉(zhuǎn)換單元還與光口模塊連接，第三轉(zhuǎn)換單元還與內(nèi)存通道模塊連接，第六轉(zhuǎn)換單元還與內(nèi)存通道模塊連接，第七轉(zhuǎn)換單元還與內(nèi)存通道模塊連接。

優(yōu)選地，電源轉(zhuǎn)換模塊的第一轉(zhuǎn)換單元、第二轉(zhuǎn)換單元、第三轉(zhuǎn)換單元的輸入電壓為12v，第一轉(zhuǎn)換單元的輸出電壓為0.95v，輸出電流大于30a，第二轉(zhuǎn)換單元的輸出電壓為3.3v，第三轉(zhuǎn)換單元的輸出電壓為0.6v,第四轉(zhuǎn)換單元、第五轉(zhuǎn)換單元、第六轉(zhuǎn)換單元、第七轉(zhuǎn)換單元的輸入電壓為3.3v，第四轉(zhuǎn)換單元的輸出電壓為1.03v，第五轉(zhuǎn)換單元的輸出電壓為1.8v，第六轉(zhuǎn)換單元的輸出電壓為1.2v，第七轉(zhuǎn)換單元的輸出電壓為2.5v。

優(yōu)選地，pcie主機(jī)接口為支持pcie3.0×8的金手指，pcie主機(jī)接口與fpga芯片的連接包括數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)。

優(yōu)選地，配置模塊支持串行或并行方式的配置flash，并行方式的配置flash采用norflash芯片，norflash芯片可以用于fpga的快速被動(dòng)并行方式配置。

優(yōu)選地，led指示模塊支持若干組led燈，指示不同的工作狀態(tài)。

本發(fā)明的有益效果在于：本發(fā)明采用cpu+fpga異構(gòu)加速計(jì)算，fpga與gpu一樣具備高性能計(jì)算，但功耗在35w以下，能效是gpu的5倍以上，cpu+fpga異構(gòu)加速計(jì)算同時(shí)擁有更低時(shí)延和更快加速性能，在互聯(lián)網(wǎng)時(shí)代的大數(shù)據(jù)和云計(jì)算領(lǐng)域?qū)⑻娲鷆pu+gpu。

此外，本發(fā)明設(shè)計(jì)原理可靠，結(jié)構(gòu)簡(jiǎn)單，具有非常廣泛的應(yīng)用前景。

由此可見(jiàn)，本發(fā)明與現(xiàn)有技術(shù)相比，具有突出的實(shí)質(zhì)性特點(diǎn)和顯著的進(jìn)步，其實(shí)施的有益效果也是顯而易見(jiàn)的。

附圖說(shuō)明

圖1為本發(fā)明系統(tǒng)連接示意圖；

圖2為時(shí)鐘模塊連接示意圖；

圖3為電源轉(zhuǎn)換模塊示意圖；

其中，1.fpga芯片；2.第一光口；3.第二光口；4.第一內(nèi)存通道；5.第二內(nèi)存通道；6.pcie主機(jī)接口；7.配置模塊；8.電源轉(zhuǎn)換模塊；9.時(shí)鐘模塊；10.led指示模塊；11.microusb連接器；12.板上usbblaster；13.pll芯片；14.cpld芯片；15.第一單端晶振；16.第二單端晶振；17.第一差分晶振；18.第二差分晶振；19.第一轉(zhuǎn)換單元；20.第二轉(zhuǎn)換單元；21.第三轉(zhuǎn)換單元；22.第四轉(zhuǎn)換單元；23.第五轉(zhuǎn)換單元；24.第六轉(zhuǎn)換單元；25.第七轉(zhuǎn)換單元；26.光口模塊；27.內(nèi)存通道模塊。

具體實(shí)施方式：

為使得本發(fā)明的目的、特征、優(yōu)點(diǎn)能夠更加的明顯和易懂，下面將結(jié)合本發(fā)明具體實(shí)施例中的附圖，對(duì)本發(fā)明中的技術(shù)方案進(jìn)行清楚、完整地描述。

如圖1所示，本發(fā)明提供一種基于arria10的fpga異構(gòu)加速板卡，包括fpga芯片1，與fpga芯片連接的光口模塊26、內(nèi)存通道模塊27、pcie主機(jī)接口6、配置模塊7、電源轉(zhuǎn)換模塊8、時(shí)鐘模塊9、led指示模塊10、板上usbblaster12，與板上usbblaster12連接的microusb連接器11；

電源轉(zhuǎn)換模塊8還與光口模塊26、內(nèi)存通道模塊27、pcie主機(jī)接口6連接，時(shí)鐘模塊9還與板上usbblaster12通過(guò)jtag調(diào)試接口連接；pcie主機(jī)接口6給電源轉(zhuǎn)換模塊8提供電壓輸入，電源轉(zhuǎn)換模塊8給光口模塊26、內(nèi)存通道模塊27，fpga芯片1提供電壓輸入；

pcie主機(jī)接口6為支持pcie3.0×8的金手指，pcie主機(jī)接口6與fpga芯片1的連接包括數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)，pcie主機(jī)接口6與電源轉(zhuǎn)換模塊8的連接為電源電壓輸入；

配置模塊7支持串行或并行方式的配置flash，并行方式的配置flash采用norflash芯片，norflash芯片可以用于fpga的快速被動(dòng)并行方式配置；

led指示模塊10支持若干組led燈，指示不同的工作狀態(tài)；

內(nèi)存通道模塊27采用支持ddr4sdramsodimm型號(hào)內(nèi)存條的內(nèi)存通道；內(nèi)存通道模塊27的內(nèi)存通道支持64bit或者72bit的數(shù)據(jù)寬度；64bit的數(shù)據(jù)寬度不帶自糾碼ecc,72bit的數(shù)據(jù)寬度帶自糾碼ecc,內(nèi)存通道模塊27支持存儲(chǔ)容量大小可適配；內(nèi)存通道模塊27包括兩個(gè)內(nèi)存通道，第一內(nèi)存通道4和第二內(nèi)存通道5；

光口模塊26采用sfp小型可插拔封裝的光口,光口模塊26的光口為支持ge、10ge和25ge的以太網(wǎng)絡(luò)接口；光口模塊26包括兩個(gè)光口，第一光口2和第二光口3；

如圖2所示，時(shí)鐘模塊9包括與fpga芯片1連接的pll芯片13、第二單端晶振16、第一差分晶振17、第二差分晶振18，與pll芯片13連接的第一單端晶振15、cpld芯片14；cpld芯片14還與板上usbblaster12通過(guò)jtag調(diào)試接口連接；時(shí)鐘模塊9的pll芯片13與cpld芯片14連接通過(guò)i²c接口；第一單端晶振15與pll芯片13的連接為時(shí)鐘信號(hào)，第二單端晶振16與fpga芯片1的連接為時(shí)鐘信號(hào)；第一差分晶振17與fpga芯片1的連接和第二差分晶振18與fpga芯片1的連接為一對(duì)差分時(shí)鐘；pll芯片13與fpga芯片1的連接包括一對(duì)內(nèi)存輸入?yún)⒖疾罘謺r(shí)鐘和一對(duì)光口輸入?yún)⒖疾罘謺r(shí)鐘；單端晶振產(chǎn)生時(shí)鐘輸出，差分晶振產(chǎn)生差分時(shí)鐘輸出，主機(jī)通過(guò)jtag調(diào)試接口再經(jīng)cpld芯片14可以任意修改pll芯片13內(nèi)差分時(shí)鐘輸出，cpld芯片14與pll芯片13通過(guò)i2c接口通信。pll芯片13輸出多種不同的差分時(shí)鐘，支持時(shí)鐘的配置，kernel工作的時(shí)鐘、pcie3.0x8核的參考時(shí)鐘、兩組ddr4sdramsodimm內(nèi)存通道的輸入?yún)⒖紩r(shí)鐘、兩組sfp+ge/10ge/25ge光口的輸入?yún)⒖紩r(shí)鐘。

如圖3所示，電源轉(zhuǎn)換模塊8包括與pcie主機(jī)接口6連接的第一轉(zhuǎn)換單元19、第二轉(zhuǎn)換單元20、第三轉(zhuǎn)換單元21，與第二轉(zhuǎn)換單元20連接的第四轉(zhuǎn)換單元22、第五轉(zhuǎn)換單元23、第六轉(zhuǎn)換單元24、第七轉(zhuǎn)換單元25；第一轉(zhuǎn)換單元19、第四轉(zhuǎn)換單元22、第五轉(zhuǎn)換單元23、第六轉(zhuǎn)換單元24還分別與fpga芯片1連接，第二轉(zhuǎn)換單元20還與光口模塊26連接，第三轉(zhuǎn)換單元21還與內(nèi)存通道模塊27連接，第六轉(zhuǎn)換單元24還與內(nèi)存通道模塊27連接，第七轉(zhuǎn)換單元25還與內(nèi)存通道模塊27連接；

電源轉(zhuǎn)換模塊8的第一轉(zhuǎn)換單元19、第二轉(zhuǎn)換單元20、第三轉(zhuǎn)換單元21的輸入電壓為12v，第一轉(zhuǎn)換單元19的輸出電壓為0.95v，輸出電流大于30a，給fpga供電，第二轉(zhuǎn)換單元20的輸出電壓為3.3v,給光口供電，第三轉(zhuǎn)換單元21的輸出電壓為0.6v,給內(nèi)存通道供電,第四轉(zhuǎn)換單元22、第五轉(zhuǎn)換單元23、第六轉(zhuǎn)換單元24、第七轉(zhuǎn)換單元25的輸入電壓為3.3v,第四轉(zhuǎn)換單元22的輸出電壓為1.03v,給fpga供電,第五轉(zhuǎn)換單元23的輸出電壓為1.8v，給fpga供電,第六轉(zhuǎn)換單元24的輸出電壓為1.2v，給fpga和內(nèi)存通道供電,第七轉(zhuǎn)換單元25的輸出電壓為2.5v,給內(nèi)存通道供電。

本發(fā)明支持至少兩個(gè)光口，至少兩個(gè)內(nèi)存通道，支持pcie3.0×8，支持串行或并行的配置flash，支持pcie獨(dú)立供電或者外接電源；支持多種不同的時(shí)鐘，支持多種不同的電源。

arria10，指的altera公司發(fā)布的10系列fpga產(chǎn)品之一，arria10為基于臺(tái)積電20nm工藝的面向中端市場(chǎng)的產(chǎn)品，altera意在用arria10替代更多現(xiàn)有asic/assp的市場(chǎng)。

fpga（field－programmablegatearray），即現(xiàn)場(chǎng)可編程門陣列，它是在pal、gal、cpld等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（asic）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。fpga屬于一類更通用的可編程邏輯設(shè)備，簡(jiǎn)單來(lái)說(shuō)，是一種可重新配置的集成電路。fpga既能提供集成電路的性能優(yōu)勢(shì)，又具備設(shè)備可重新配置的靈活性；fpga能夠簡(jiǎn)單地通過(guò)使用觸發(fā)器來(lái)實(shí)現(xiàn)時(shí)序邏輯，并通過(guò)使用查找表來(lái)實(shí)現(xiàn)組合邏輯，還可以通過(guò)塊內(nèi)存（blockram）實(shí)現(xiàn)片上數(shù)據(jù)緩存等功能；fpga還含有硬化組件以實(shí)現(xiàn)一些常用功能，例如支持pcie3.0x8硬核、ddr42133mbps或者更高的控制器硬核、高速serdes、sfp+10ge/25ge硬核、高速dsp運(yùn)算內(nèi)核等硬核。

pcie，pci-express是最新的總線和接口標(biāo)準(zhǔn)，它原來(lái)的名稱為“3gio”，是由英特爾在2001年提出的，很明顯英特爾的意思是它代表著下一代i/o接口標(biāo)準(zhǔn)。pcie屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，主要支持主動(dòng)電源管理，錯(cuò)誤報(bào)告，端對(duì)端的可靠性傳輸，熱插拔以及服務(wù)質(zhì)量(qos)等功能。pcie交由pci-sig（pci特殊興趣組織）認(rèn)證發(fā)布后才改名為“pci-express”，簡(jiǎn)稱“pci-e”。這個(gè)新標(biāo)準(zhǔn)將全面取代現(xiàn)行的pci和agp，最終實(shí)現(xiàn)總線標(biāo)準(zhǔn)的統(tǒng)一。它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高，目前最高的16x2.0版本可達(dá)到10gb/s，而且還有相當(dāng)大的發(fā)展?jié)摿Αciexpress也有多種規(guī)格，從pciexpress1x到pciexpress16x，能滿足將來(lái)一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。pci-express最新的接口是pcie3.0接口，其比特率為8gb/s，約為上一代產(chǎn)品帶寬的兩倍，并且包含發(fā)射器和接收器均衡、pll改善以及時(shí)鐘數(shù)據(jù)恢復(fù)等一系列重要的新功能，用以改善數(shù)據(jù)傳輸和數(shù)據(jù)保護(hù)性能。

microusb，是usb2.0標(biāo)準(zhǔn)的一個(gè)便攜版本，比部分手機(jī)使用的miniusb接口更小，micro-usb是mini-usb的下一代規(guī)格，由usb標(biāo)準(zhǔn)化組織美國(guó)usbimplementersforum（usb-if）于2007年1月4日制定完成。micro-usb支持otg，和mini-usb一樣，也是5pin的。micro系列的定義包括標(biāo)準(zhǔn)設(shè)備使用的micro-b系列插槽；otg設(shè)備使用的micro-ab插槽；micro-a和micro-b插頭，還有線纜。micro系列的獨(dú)特之處是他們包含了不銹鋼外殼，萬(wàn)次插拔不成問(wèn)題。

ddr4sdram，ddr4sdram是一種高帶寬的計(jì)算機(jī)存儲(chǔ)器規(guī)格，屬于sdram家族的存儲(chǔ)器產(chǎn)品。ddr4sdram（double-data-ratefourthgenerationsynchronousdynamicrandomaccessmemory，簡(jiǎn)稱為ddr4sdram），是一種高帶寬的計(jì)算機(jī)存儲(chǔ)器規(guī)格。它屬于sdram家族的存儲(chǔ)器產(chǎn)品，提供了相較于ddr3sdram更高的運(yùn)行性能與更低的電壓，是現(xiàn)時(shí)最新的存儲(chǔ)器規(guī)格。早于2011年，三星電子制造并公布全球首支ddr4-sdram存儲(chǔ)器模塊，2012年9月jedec宣布正式成為ddr3sdram（第三代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）的后繼存儲(chǔ)器標(biāo)準(zhǔn)。起始數(shù)據(jù)傳送率由2133mt/s起跳，上限暫定為4266mt/s。實(shí)際相關(guān)的主板、處理器產(chǎn)品將于2014年面世。

so-dimm(smalloutlinedualin-linememorymodule)：這是一種改良型的dimm模塊，比一般的dimm模塊來(lái)得小，應(yīng)用于筆記型計(jì)算機(jī)、列表機(jī)、傳真機(jī)或是各種終端機(jī)等。so-dimm，中文含意為“小外形雙列內(nèi)存模組”，它是一種類型的計(jì)算機(jī)內(nèi)存模組。相對(duì)于dimm來(lái)說(shuō)，so-dimm具有更小的外形尺寸（大致是正常dimm尺寸的一半）。因此，so-dimm主要用于筆記本電腦等一些對(duì)尺寸有較高要求的使用場(chǎng)合。so-dimm具有72管腳（支持32位數(shù)據(jù)傳輸）或144管腳或200管腳（支持64位數(shù)據(jù)傳輸）。

ecc，是“errorcorrectingcode”的簡(jiǎn)寫(xiě)，中文名稱是“錯(cuò)誤檢查和糾正”。ecc是一種能夠?qū)崿F(xiàn)“錯(cuò)誤檢查和糾正”的技術(shù)，ecc內(nèi)存就是應(yīng)用了這種技術(shù)的內(nèi)存，一般多應(yīng)用在服務(wù)器及圖形工作站上，這將使整個(gè)電腦系統(tǒng)在工作時(shí)更趨于安全穩(wěn)定。

sfp光模塊，sfp封裝--熱插拔小封裝模塊，目前最高速率可達(dá)10.3g，接口為lc，sfp可以簡(jiǎn)單的理解為gbic的升級(jí)版本。sfp模塊體積比gbic模塊減少一半，只有大拇指大小?？梢栽谙嗤拿姘迳吓渲枚喑鲆槐兑陨系亩丝跀?shù)量。sfp模塊的其他功能基本和gbic一致。

ge=gigabitethernet，千兆以太網(wǎng)（接口）,10ge是萬(wàn)兆以太網(wǎng)（接口）,25ge是2.5萬(wàn)兆以太網(wǎng)（接口）。

i²c,（inter－integratedcircuit）總線是由philips公司開(kāi)發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。它是同步通信的一種特殊形式，具有接口線少，控制方式簡(jiǎn)單，器件封裝形式小，通信速率較高等優(yōu)點(diǎn)。i2c總線支持任何ic生產(chǎn)工藝(cmos、雙極型）。通過(guò)串行數(shù)據(jù)（sda）線和串行時(shí)鐘（scl）線在連接到總線的器件間傳遞信息。每個(gè)器件都有一個(gè)唯一的地址識(shí)別（無(wú)論是微控制器——mcu、lcd驅(qū)動(dòng)器、存儲(chǔ)器或鍵盤(pán)接口），而且都可以作為一個(gè)發(fā)送器或接收器（由器件的功能決定）。lcd驅(qū)動(dòng)器只能作為接收器，而存儲(chǔ)器則既可以接收又可以發(fā)送數(shù)據(jù)。除了發(fā)送器和接收器外，器件在執(zhí)行數(shù)據(jù)傳輸時(shí)也可以被看作是主機(jī)或從機(jī)（見(jiàn)表1）。主機(jī)是初始化總線的數(shù)據(jù)傳輸并產(chǎn)生允許傳輸?shù)臅r(shí)鐘信號(hào)的器件。此時(shí)，任何被尋址的器件都被認(rèn)為是從機(jī)。

cpld(complexprogrammablelogicdevice)復(fù)雜可編程邏輯器件，是從pal和gal器件發(fā)展出來(lái)的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。

pll，(phaselockedloop)：為鎖相回路或鎖相環(huán)，用來(lái)統(tǒng)一整合時(shí)脈訊號(hào)，使高頻器件正常工作，如內(nèi)存的存取資料等。pll用于振蕩器中的反饋技術(shù)。許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步。一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應(yīng)用時(shí)，有相應(yīng)的器件vco，實(shí)現(xiàn)轉(zhuǎn)成高頻，但并不穩(wěn)定，故利用鎖相環(huán)路就可以實(shí)現(xiàn)穩(wěn)定且高頻的時(shí)脈沖訊號(hào)。

usbblaster，指的是altera的fpga/cpld程序下載電纜，通過(guò)計(jì)算機(jī)的usb接口可對(duì)altera的fpga/cpld以及配置芯片進(jìn)行編程、調(diào)試等操作。

norflash，是一種非易失閃存技術(shù)，是intel在1988年創(chuàng)建，norflash帶有sram接口，有足夠的地址引腳來(lái)尋址，可以很容易地存取其內(nèi)部的每一個(gè)字節(jié)，nor的特點(diǎn)是芯片內(nèi)執(zhí)行(xip,executeinplace)，這樣應(yīng)用程序可以直接在flash閃存內(nèi)運(yùn)行，不必再把代碼讀到系統(tǒng)ram中。nor的傳輸效率很高，在1～4mb的小容量時(shí)具有很高的成本效益，但是很低的寫(xiě)入和擦除速度大大影響了它的性能。

jtag接口，(jointtestactiongroup；聯(lián)合測(cè)試工作組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（ieee1149.1兼容），主要用于芯片內(nèi)部測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持jtag協(xié)議，如dsp、fpga器件等。標(biāo)準(zhǔn)的jtag接口是4線：tms、tck、tdi、tdo，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。

本發(fā)明的實(shí)施例是說(shuō)明性的，而非限定性的，上述實(shí)施例只是幫助理解本發(fā)明，因此本發(fā)明不限于具體實(shí)施方式中所述的實(shí)施例，凡是由本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明的技術(shù)方案得出的其他的具體實(shí)施方式，同樣屬于本發(fā)明保護(hù)的范圍。