本發(fā)明涉及一種低功耗rdss基帶芯片。

背景技術(shù)：

在電力系統(tǒng)、應(yīng)急救援、管理監(jiān)控、旅游、石油地質(zhì)勘探、牧場(chǎng)、野生動(dòng)物科考等領(lǐng)域方面，經(jīng)常處在現(xiàn)場(chǎng)無移動(dòng)、電信等公網(wǎng)信號(hào)的環(huán)境，需要rdss終端進(jìn)行工作、信息溝通和定位等。隨著應(yīng)用領(lǐng)域不斷擴(kuò)展，對(duì)rdss基帶芯片的需求不斷增長，但現(xiàn)有的rdss基帶芯片存在功耗大，不利于便攜rdss終端的使用，使得rdss終端的發(fā)展受到限制。針對(duì)這個(gè)問題，我們給出一種低功耗rdss基帶芯片，使得在同樣條件下，芯片功耗比原有方案降低50％以上。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供一種低功耗rdss基帶芯片。

本發(fā)明是這樣實(shí)現(xiàn)的：一種低功耗rdss基帶芯片,所述低功耗rdss基帶芯片包含處理器模塊、存儲(chǔ)模塊、總線模塊、基帶模塊、接口模塊、系統(tǒng)控制模塊、中斷控制模塊、時(shí)鐘模塊、復(fù)位模塊、電源模塊，所述處理器模塊通過所述總線模塊與其它模塊進(jìn)行通訊，所述總線模塊包括地址線、數(shù)據(jù)線、控制信號(hào)和時(shí)鐘信號(hào)，所述基帶模塊包括接收通道和發(fā)射通道，所述接口模塊包括i2c總線接口、uart接口、spi接口、gpio和ic卡接口，所述存儲(chǔ)模塊包括sram控制器、rom控制器、flash控制器及其存儲(chǔ)單元，系統(tǒng)控制模塊包括時(shí)鐘控制電路、復(fù)位控制電路、電源控制電路和管腳選擇控制電路，所述中斷控制模塊包括中斷屏蔽、中斷使能、中斷狀態(tài)和中斷清除等處理邏輯，所述時(shí)鐘模塊包含時(shí)鐘倍頻電路、時(shí)鐘分頻電路、時(shí)鐘門控電路和時(shí)鐘選擇電路，所述復(fù)位模塊包括復(fù)位同步電路、復(fù)位延時(shí)電路和復(fù)位產(chǎn)生電路，所述電源模塊包括電源轉(zhuǎn)換電路和電源控制電路。

更進(jìn)一步，所述總線符合amba總線協(xié)議。

更進(jìn)一步，所述處理器模塊包含符合risc架構(gòu)的處理器邏輯單元。

更進(jìn)一步，所述基帶模塊包含信號(hào)捕獲和跟蹤相關(guān)邏輯，信號(hào)發(fā)射相關(guān)邏輯。

更進(jìn)一步，所述電源模塊負(fù)責(zé)將輸入3.3v電壓轉(zhuǎn)換為1.2v，轉(zhuǎn)換效率可達(dá)85％以上。

更進(jìn)一步，所述電源模塊集成了開關(guān)電源穩(wěn)壓模塊的所有控制電路以及功率mos管，只需要在片外連接少量的無源器件即可工作，具有較高的集成度。

本發(fā)明還提供一種低功耗rdss基帶芯片的控制方法,所述方法包括，各部分信號(hào)處理邏輯自適應(yīng)調(diào)整時(shí)鐘的打開和關(guān)閉，減少待機(jī)功耗和動(dòng)態(tài)功耗；發(fā)射電路部分通過使能信號(hào)打開，各接收通道的時(shí)鐘由軟件動(dòng)態(tài)管理，在通道使能后打開時(shí)鐘使能，在通道關(guān)閉時(shí)關(guān)閉時(shí)鐘使能。

采用上面的方法后，在同樣的工作條件下，整顆芯片的功耗可以顯著降低，比傳統(tǒng)方案降低功耗50％以上。

附圖說明

圖1系統(tǒng)結(jié)構(gòu)圖；

圖2電源模塊電路圖；

圖3控制操作時(shí)序圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

本方法是基于傳統(tǒng)rdss基帶芯片設(shè)計(jì)，在此基礎(chǔ)上進(jìn)行改進(jìn)優(yōu)化，實(shí)現(xiàn)低功耗rdss基帶芯片設(shè)計(jì)，采用動(dòng)態(tài)時(shí)鐘控制方法，根據(jù)電路工作狀態(tài)動(dòng)態(tài)控制時(shí)鐘關(guān)斷，改進(jìn)電源轉(zhuǎn)換電路，提高電源轉(zhuǎn)換效率。

圖1為系統(tǒng)結(jié)構(gòu)圖。處理器模塊101，基帶模塊102，存儲(chǔ)模塊103，信號(hào)b111，信號(hào)a112，總線模塊104，系統(tǒng)控制模塊105，中斷控制模塊106，電源模塊107，復(fù)位模塊108，時(shí)鐘模塊109，接口模塊110，信號(hào)e113，電源114，復(fù)位115，信號(hào)d116，時(shí)鐘117，信號(hào)c118，處理器模塊101通過總線模塊104與其他模塊相連，并通過信號(hào)a111和信號(hào)b112進(jìn)行通信，信號(hào)a111包含讀寫控制信號(hào)，地址信號(hào)，寫數(shù)據(jù)信號(hào)，信號(hào)b112包含讀數(shù)據(jù)信號(hào)和中斷信號(hào)，存儲(chǔ)器模塊103中的flash用于存儲(chǔ)程序的二進(jìn)制代碼，sram用于程序執(zhí)行，rom用于存儲(chǔ)系統(tǒng)啟動(dòng)的最小程序代碼，系統(tǒng)控制模塊105中包含io復(fù)用配置寄存器，時(shí)鐘選擇，時(shí)鐘分頻等配置寄存器，中斷控制模塊106包含各子模塊中斷優(yōu)先級(jí)選擇，中斷使能，中斷狀態(tài)，中斷屏蔽，中斷清楚等控制邏輯，電源模塊107包含電源轉(zhuǎn)換，電源關(guān)斷等電路，復(fù)位模塊108包含上電復(fù)位，掉電檢測(cè)，復(fù)位同步，復(fù)位延遲等電路，時(shí)鐘模塊109為整個(gè)系統(tǒng)提供時(shí)鐘資源，包含pll，時(shí)鐘分頻，時(shí)鐘選擇，時(shí)鐘門控等電路，接口模塊110用于基帶芯片與外部芯片通信，包含各種通用串行口和gpio等，信號(hào)e113是電源使能和關(guān)斷控制信號(hào)，信號(hào)d116是復(fù)位控制信號(hào)，信號(hào)c118是時(shí)鐘選擇和控制信號(hào)。

圖2為電源模塊電路圖，濾波電容201，脈寬調(diào)制202，pmos管203，nmos管204，儲(chǔ)能電感205，濾波電容206，儲(chǔ)能電感205用于儲(chǔ)存電能，在脈寬的正半周儲(chǔ)存電能，在負(fù)半周釋放電能。

圖3時(shí)鐘控制時(shí)序圖，電源信號(hào)301，時(shí)鐘信號(hào)302，時(shí)鐘使能信號(hào)303，系統(tǒng)上電后，基帶部分的時(shí)鐘處于關(guān)閉狀態(tài)，在時(shí)鐘使能信號(hào)303變?yōu)楦唠娖綍r(shí)時(shí)鐘信號(hào)302開始產(chǎn)生，在正常工作時(shí)，時(shí)鐘使能信號(hào)由基帶處理電路動(dòng)態(tài)控制，在工作空閑期，時(shí)鐘使能變?yōu)榈?，?dāng)處理標(biāo)志有效后使能信號(hào)變?yōu)楦?，相?yīng)的電路開始工作，通過這種間歇的方式降低動(dòng)態(tài)功耗。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。

技術(shù)特征：

技術(shù)總結(jié)
一種低功耗RDSS基帶芯片,所述系統(tǒng)包括處理器模塊，存儲(chǔ)模塊,電源管理模塊，時(shí)鐘管理模塊，復(fù)位管理模塊,所述處理器模塊通過執(zhí)行存儲(chǔ)在存儲(chǔ)模塊中的程序?qū)φ麄€(gè)芯片進(jìn)行控制,所述電源管理模塊包含電源控制邏輯和電源轉(zhuǎn)換電路，所述時(shí)鐘管理模塊包含壓控震蕩電路和時(shí)鐘控制邏輯，用于產(chǎn)生整顆芯片的時(shí)鐘和對(duì)各部分時(shí)鐘進(jìn)行精細(xì)控制，復(fù)位模塊包含復(fù)位產(chǎn)生邏輯，以及芯片的復(fù)位控制邏輯。采用上面的方法后，RDSS基帶芯片功耗可以比現(xiàn)有方案降低50％以上。

技術(shù)研發(fā)人員：劉才
受保護(hù)的技術(shù)使用者：廣州市泰斗電子科技有限公司
技術(shù)研發(fā)日：2017.04.22
技術(shù)公布日：2017.10.20