本發(fā)明涉及pcb設(shè)計(jì)領(lǐng)域，具體涉及一種基于cadenceskill的自動調(diào)整高速線束等長的系統(tǒng)及方法。

背景技術(shù)：

差分傳輸是一種信號傳輸?shù)募夹g(shù)，它是用一個數(shù)值來表示兩個物理量之間的差異。通俗地說，就是驅(qū)動端發(fā)送兩個等值、反相的信號，信號接收端比較這兩個電壓的差值來判斷發(fā)送端發(fā)送的是邏輯0還是邏輯1。

區(qū)別于傳統(tǒng)的一根信號線一根地線的做法，差分傳輸在兩根差分信號線上都傳輸信號，這兩根差分信號線上的信號振幅相等，相位相反。在這兩根線上的傳輸?shù)男盘柧褪遣罘中盘?。差分信號的信號源和信號接收端距離越遠(yuǎn)，他們局部地的電壓值之間有差異的可能性就越大。

通常，差分信號也是高速信號，所以高速設(shè)計(jì)規(guī)則通常也都適用于差分信號的布線，特別是設(shè)計(jì)傳輸線這樣的信號線時(shí)更是如此。這就意味著技術(shù)人員必須非常謹(jǐn)慎地設(shè)計(jì)信號線的布線，以確保信號線的特征阻抗沿信號線各處連續(xù)并且保持一個常數(shù)。

在差分線對的布局布線過程中，我們希望差分線對中的兩個pcb線完全一致。這就意味著，在實(shí)際應(yīng)用中應(yīng)該盡最大的努力來確保差分線對中的pcb線具有完全一樣的阻抗并且布線的長度也完全一致。差分pcb線通常總是成對布線，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數(shù)不變。通常情況下，差分信號線對的布局布線總是盡可能地靠近。

尤其是在高速差分信號線設(shè)計(jì)中，隨著信號速率的提升，差分線不等長會導(dǎo)致信號相位不匹配，相位誤差帶來的危害便是共模電壓噪聲，正常的差分走線的共模電壓為0，出現(xiàn)相位誤差后會使得共模電壓噪聲增大，長距離的相位誤差不盡快補(bǔ)償回來的話，會引起共模電壓噪聲的積累。

隨著電子行業(yè)的不斷發(fā)展，高速信號不斷增多，同時(shí)對信號質(zhì)量的要求越來越高，pcb設(shè)計(jì)的難度也越來越大，相應(yīng)設(shè)計(jì)工程師的工作量也越來越大。尤其是pcblayout設(shè)計(jì)中，為了提高信號質(zhì)量，高速信號線需要做到bundle組內(nèi)長度匹配，不僅要設(shè)置等長的規(guī)格參數(shù)，更需要花費(fèi)長時(shí)間的精力和時(shí)間去手動調(diào)整bundle組內(nèi)的等長，使之符合spec要求。

技術(shù)實(shí)現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明提供是一種基于cadenceskill的自動調(diào)整高速線束等長的方案，具體如下：

第一方面，本發(fā)明提供一種基于cadenceskill的自動調(diào)整高速線束等長的系統(tǒng)，其特征在于，包括中控單元、建立單元、調(diào)整單元、存儲單元、輸入/輸出單元，其中建立單元、調(diào)整單元、存儲單元、輸入/輸出單元分別與中控單元連接，輸入/輸出單元用于系統(tǒng)與設(shè)計(jì)人員進(jìn)行交互，存儲單元中存儲有skill程序，中控單元觸發(fā)建立單元利用布線工具在信號發(fā)送端和信號接收端之間建立差分線對，設(shè)計(jì)人員選擇當(dāng)前需要調(diào)整線束長度的走線，根據(jù)設(shè)計(jì)需要輸入線束等長需要設(shè)置的數(shù)值；中控單元讀取存儲單元中的skill程序，中控單元觸發(fā)調(diào)整單元運(yùn)行skill程序，線束組內(nèi)自動調(diào)整，實(shí)現(xiàn)高速線束等長。

進(jìn)一步的，在skill運(yùn)行結(jié)束后，中控單元觸發(fā)輸入/輸出單元輸出完成命令。

進(jìn)一步的，輸入單元、輸出單元共用設(shè)計(jì)用機(jī)的輸入/輸出設(shè)備。

進(jìn)一步的，系統(tǒng)還包括指示單元，指示單元用于在完成高速線束等長后發(fā)出提示。

進(jìn)一步的，指示單元可以是led或揚(yáng)聲器。

第二方面，本發(fā)明提供一種基于cadenceskill的自動調(diào)整高速線束等長的方法，其特征在于，包括以下步驟：

ss1：利用布線工具在信號發(fā)送端和信號接收端之間建立差分線對；

ss2：選擇當(dāng)前需要調(diào)整線束長度的走線；

ss3：根據(jù)設(shè)計(jì)需要輸入線束等長需要設(shè)置的數(shù)值；

ss4：運(yùn)行skill，線束組內(nèi)自動調(diào)整，實(shí)現(xiàn)高速線束等長。

進(jìn)一步的，在步驟ss4之后還包括：

ss5：運(yùn)行skill結(jié)束，輸出完成命令。

進(jìn)一步的，在完成高速線束等長后通過指示單元發(fā)出提示。

進(jìn)一步的，指示單元可以是led或揚(yáng)聲器。

通過編寫設(shè)置pcb板中自動調(diào)整高速線bundle等長的程序，然后將該skill程序放入到skill菜單中，執(zhí)行該skill程序就能一鍵自動調(diào)整選中trace的等長，實(shí)現(xiàn)高速線bundle等長的自動調(diào)整，減少工程師手動操作的工作量，提高layout設(shè)計(jì)效率。

附圖說明

圖1示出本發(fā)明基于cadenceskill的自動調(diào)整高速線束等長的系統(tǒng)的結(jié)構(gòu)框圖。

圖2示出本發(fā)明基于cadenceskill的自動調(diào)整高速線束等長的方法的流程圖。

圖3示出沒有采用本發(fā)明所述方案前的示意圖。

圖4示出本發(fā)明bundle等長需要設(shè)置的參數(shù)示意圖。

圖5示出圖4中g(shù)ap值為dp或dn對同一個net的間距示意圖。

圖6示出采用本發(fā)明所述方案后的示意圖。

具體實(shí)施方式

以下結(jié)合說明書附圖及具體實(shí)施例進(jìn)一步說明本發(fā)明的技術(shù)方案。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

通過編寫設(shè)置pcb板中自動調(diào)整高速線bundle等長的程序，然后將該skill程序放入到skill菜單中，執(zhí)行該skill程序就能一鍵自動調(diào)整選中trace的等長，實(shí)現(xiàn)高速線bundle等長的自動調(diào)整；解決了以往手動調(diào)整高速線bundle長度，比對bundle組內(nèi)的差值(tolerance)，使之符合spec要求。采用本發(fā)明，使高速線自動調(diào)整bundle長度，實(shí)現(xiàn)bundle等長，減少工程師手動操作的工作量，提高layout設(shè)計(jì)效率。

圖1為本發(fā)明一個實(shí)施例的基于cadenceskill的自動調(diào)整高速線束等長的系統(tǒng)的結(jié)構(gòu)框圖。

如圖1所示，根據(jù)本發(fā)明實(shí)施例的基于cadenceskill的自動調(diào)整高速線束等長的系統(tǒng)，包括中控單元、建立單元、調(diào)整單元、存儲單元、輸入/輸出單元，其中建立單元、調(diào)整單元、存儲單元、輸入/輸出單元分別與中控單元連接。

輸入/輸出單元用于系統(tǒng)與設(shè)計(jì)人員進(jìn)行交互，存儲單元中存儲有skill程序，中控單元觸發(fā)建立單元利用布線工具在信號發(fā)送端和信號接收端之間建立差分線對，設(shè)計(jì)人員選擇當(dāng)前需要調(diào)整bundle長度的走線，根據(jù)設(shè)計(jì)需要輸入bundle等長需要設(shè)置的數(shù)值；中控單元讀取存儲單元中的skill程序，中控單元觸發(fā)調(diào)整單元運(yùn)行skill程序，bundle組內(nèi)自動調(diào)整，實(shí)現(xiàn)高速線bundle等長。

根據(jù)本發(fā)明的一實(shí)施例，待skill運(yùn)行結(jié)束后，中控單元觸發(fā)輸入/輸出單元輸出完成命令。

根據(jù)本發(fā)明的一實(shí)施例，輸入單元、輸出單元共用設(shè)計(jì)用機(jī)的輸入/輸出設(shè)備。

根據(jù)本發(fā)明的一實(shí)施例，自動調(diào)整高速線束等長的系統(tǒng)還包括指示單元，指示單元用于在完成高速線bundle等長后發(fā)出提示。

根據(jù)本發(fā)明的一實(shí)施例，指示單元可以是led或揚(yáng)聲器。

圖1為本發(fā)明一個實(shí)施例的基于cadenceskill的自動調(diào)整高速線束等長的方法的流程圖。

如圖1所示，基于cadenceskill的自動調(diào)整高速線束等長的方法包括以下步驟：

ss1：利用布線工具在信號發(fā)送端和信號接收端之間建立差分線對；

ss2：選擇當(dāng)前需要調(diào)整bundle長度的走線；

ss3：根據(jù)設(shè)計(jì)需要輸入bundle等長需要設(shè)置的數(shù)值；

ss4：運(yùn)行skill，bundle組內(nèi)自動調(diào)整，實(shí)現(xiàn)高速線bundle等長。

根據(jù)本發(fā)明的一實(shí)施例，在步驟ss4之后還包括：

ss5：運(yùn)行skill結(jié)束，輸出完成命令。

根據(jù)本發(fā)明的一實(shí)施例，在完成高速線bundle等長后通過指示單元發(fā)出提示。

根據(jù)本發(fā)明的一實(shí)施例，指示單元可以是led或揚(yáng)聲器。

附圖3為沒有采用本發(fā)明所述方法前的示意圖，如圖所示的四對差分對0、1、2、3，此時(shí)bundle組內(nèi)長度的差值(tolerance)超出了spec范圍，不符合高速信號線組內(nèi)等長要求。附圖4a、4b為bundle等長需要設(shè)置的參數(shù)示意圖(數(shù)值僅作示范用)，圖4-a中g(shù)ap值為dp或dn對同一個net的間距(如圖5所示)。附圖6為采用本發(fā)明所述方法后的示意圖，此時(shí)bundle組內(nèi)長度的差值(tolerance)在spec范圍內(nèi)，符合高速信號線bundle等長要求。

通過編寫設(shè)置pcb板中自動調(diào)整高速線bundle等長的程序，然后將該skill程序放入到skill菜單中，執(zhí)行該skill程序就能一鍵自動調(diào)整選中trace的等長，實(shí)現(xiàn)高速線bundle等長的自動調(diào)整；解決了以往手動調(diào)整高速線bundle長度，比對bundle組內(nèi)的差值(tolerance)，使之符合spec要求。采用本發(fā)明，使高速線自動調(diào)整bundle長度，實(shí)現(xiàn)bundle等長，減少工程師手動操作的工作量，提高layout設(shè)計(jì)效率。

盡管在裝置的上下文中已描述了一些方面，但明顯的是這些方面也表示對應(yīng)方法的描述，其中塊或設(shè)備與方法步驟或方法步驟的特征相對應(yīng)。類似地，在方法步驟的上下文中所描述的各方面也表示對應(yīng)的塊或項(xiàng)目或者對應(yīng)裝置的特征的描述。可以通過(或使用)如微處理器、可編程計(jì)算機(jī)、或電子電路之類的硬件裝置來執(zhí)行方法步驟中的一些或所有?？梢酝ㄟ^此類裝置來執(zhí)行最重要的方法步驟中的某一個或多個。

所述實(shí)現(xiàn)可以采用硬件或采用軟件或可以使用例如軟盤、dvd、藍(lán)光、cd、rom、prom、eprom、eeprom、或閃存之類的具有被存儲在其上的電子可讀控制信號的數(shù)字存儲介質(zhì)來執(zhí)行，所述電子可讀控制信號與可編程計(jì)算機(jī)系統(tǒng)配合(或能夠與其配合)以使得執(zhí)行相應(yīng)的方法。可以提供具有電子可讀控制信號的數(shù)據(jù)載體，所述電子可讀控制信號能夠與可編程計(jì)算機(jī)系統(tǒng)配合以使得執(zhí)行本文所描述的方法。

所述實(shí)現(xiàn)還可以采用具有程序代碼的計(jì)算機(jī)程序產(chǎn)品的形式，當(dāng)計(jì)算機(jī)程序產(chǎn)品在計(jì)算機(jī)上運(yùn)行時(shí)，程序代碼進(jìn)行操作以執(zhí)行該方法。可以在機(jī)器可讀載體上存儲程序代碼。

以上所描述的僅是說明性，并且要理解的是，本文所描述的布置和細(xì)節(jié)的修改和變化對于本領(lǐng)域技術(shù)人員而言將是明顯的。因此，意在僅由所附權(quán)利要求的范圍而不是由通過以上描述和解釋的方式所呈現(xiàn)的特定細(xì)節(jié)來限制。