本申請涉及數(shù)據(jù)通信領(lǐng)域，尤其涉及一種并行閃存(flash)訪問系統(tǒng)和方法。

背景技術(shù)：

在數(shù)據(jù)通信領(lǐng)域，特別是使用嵌入式通信處理器的設(shè)備中，運行在系統(tǒng)中的軟件一般包括啟動(boot)程序和操作系統(tǒng)及應(yīng)用程序。其中，boot程序一般通過編程器燒寫到flash芯片中，供處理器啟動時使用。操作系統(tǒng)及應(yīng)用程序則在處理器啟動后，通過網(wǎng)口下載并寫入flash芯片中，供設(shè)備下次啟動時，處理器直接讀取flash中的程序并運行。

嵌入式通信設(shè)備常用并行flash作為boot程序和操作系統(tǒng)及應(yīng)用程序存儲的主要器件。為節(jié)約成本，boot程序和操作系統(tǒng)及應(yīng)用程序一般存儲在同一片并行flash中。

boot程序一般容量較小，比如2兆字節(jié)以下，可選擇8位或16位寬度總線來訪問。其基本可接受8位寬度的訪問時間，能夠在較短時間內(nèi)通過編程器完成燒寫，也能較快地完成boot程序訪問加載。因此，boot程序可以統(tǒng)一采用8位寬度總線來訪問。操作系統(tǒng)及應(yīng)用程序根據(jù)實現(xiàn)的功能不同，最終的程序文件有大有小。一般來說，低端產(chǎn)品的功能相對簡單，文件小些；中高端產(chǎn)品的功能相對復(fù)雜，文件大些，一般為boot程序的數(shù)十倍大。因此，中高端產(chǎn)品的操作系統(tǒng)及應(yīng)用程序適宜采用16位寬度總線來訪問。由于boot程序和操作系統(tǒng)及應(yīng)用程序支持的寬度總線不同，使得對并行flash訪問不統(tǒng)一，會增加管理復(fù)雜程度并降低訪問速度。

技術(shù)實現(xiàn)要素：

本申請的實施例提供一種并行flash訪問系統(tǒng)和方法，用于實現(xiàn)對并行flash采用不同位寬總線來訪問和數(shù)據(jù)存儲。

為達到上述目的，本申請的實施例采用如下技術(shù)方案：

第一方面，提供了一種并行閃存flash訪問系統(tǒng)，包括：處理器單元、可編程邏輯單元和并行flash存儲單元；其中，在所述處理器單元與所述可編程邏輯單元之間通過本地總線相連，在所述可編程邏輯單元與所述并行flash存儲單元之間通過受控訪問總線相連，所述受控訪問總線包括字節(jié)配置總線；

在總線訪問的地址周期，所述處理器單元通過所述本地總線向所述可編程邏輯單元發(fā)送讀/寫訪問地址；

所述并行flash存儲單元劃分兩個或以上的存儲空間，啟動boot程序空間按照第一位寬進行存儲和訪問；操作系統(tǒng)及應(yīng)用程序空間按照第二位寬進行存儲和訪問；當(dāng)所述讀/寫訪問地址位于啟動boot程序的存儲空間時，所述可編程邏輯單元根據(jù)所述讀/寫訪問地址通過所述字節(jié)配置總線將所述并行flash存儲單元的總線模式配置為第一位寬，對boot程序空間以所述第一位寬進行訪問；當(dāng)所述讀/寫訪問地址位于操作系統(tǒng)及應(yīng)用程序的存儲空間時，所述可編程邏輯單元根據(jù)所述讀/寫訪問地址通過所述字節(jié)配置總線將所述并行flash存儲單元的總線模式配置為第二位寬，對操作系統(tǒng)及應(yīng)用程序空間以所述第二位寬進行訪問；

所述可編程邏輯單元將所述并行flash存儲單元的讀/寫地址鎖存為所述讀/寫訪問地址；

在總線訪問的數(shù)據(jù)周期，所述處理器單元根據(jù)所述讀/寫訪問地址按照所述總線模式對所述并行flash存儲單元進行讀/寫操作。

第二方面，提供了一種并行閃存flash訪問方法，包括：

在總線訪問的地址周期，處理器單元通過本地總線向可編程邏輯單元發(fā)送讀/寫訪問地址；

并行flash存儲單元劃分兩個或以上的存儲空間，啟動boot程序空間按照第一位寬進行存儲和訪問；操作系統(tǒng)及應(yīng)用程序空間按照第二位寬進行存儲和訪問；當(dāng)所述讀/寫訪問地址位于啟動boot程序的存儲空間時，所述可編程邏輯單元根據(jù)所述讀/寫訪問地址通過字節(jié)配置總線將所述并行flash存儲單元的總線模式配置為第一位寬，對boot程序空間以第一位寬進行訪問；當(dāng)所述讀/寫訪問地址位于操作系統(tǒng)及應(yīng)用程序的存儲空間時，所述可編程邏輯單元根據(jù)所述讀/寫訪問地址通過所述字節(jié)配置總線將所述并行flash存儲單元的總線模式配置為第二位寬，對操作系統(tǒng)及應(yīng)用程序空間以第二位寬進行訪問；

所述可編程邏輯單元將所述并行flash存儲單元的讀/寫地址鎖存為所述讀/寫訪問地址；

在總線訪問的數(shù)據(jù)周期，所述處理器單元根據(jù)所述讀/寫訪問地址按照所述總線模式對所述并行flash存儲單元進行讀/寫操作。

本申請的實施例提供的并行flash訪問系統(tǒng)和方法，由于boot程序和操作系統(tǒng)及應(yīng)用程序分別存儲在不同地址的存儲空間中，通過可編程邏輯單元根據(jù)處理器單元發(fā)送的訪問地址區(qū)分是針對boot程序的讀/寫操作，還是針對操作系統(tǒng)及應(yīng)用程序的讀/寫操作；據(jù)此，可編程邏輯單元將并行flash存儲單元配置為不同位寬的工作模式，并按照對應(yīng)位寬來訪問并行flash存儲單元中的對應(yīng)地址，實現(xiàn)了對并行flash采用不同位寬總線來訪問。

附圖說明

為了更清楚地說明本申請實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹。

圖1為本申請的實施例提供的一種并行flash訪問系統(tǒng)的結(jié)構(gòu)示意圖；

圖2為本申請的實施例提供的另一種并行flash訪問系統(tǒng)的結(jié)構(gòu)示意圖；

圖3為本申請的實施例提供的又一種并行flash訪問系統(tǒng)的結(jié)構(gòu)示意圖；

圖4為本申請的實施例提供的一種并行flash訪問方法的流程示意圖。

具體實施方式

下面結(jié)合附圖，對本申請的實施例進行描述。

本申請實施例所述的各種總線包括但不限于1位總線，例如可以包括8、16、32位總線等等。第二位寬為第一位寬的兩倍，例如所述的第一位寬可以是8位，以適應(yīng)boot程序的讀/寫操作，第二位寬可以是16位，以適應(yīng)操作系統(tǒng)及應(yīng)用程序的讀/寫操作；隨著技術(shù)發(fā)展，第一位寬可以是16位，第二位寬可以是32位等等。地址數(shù)據(jù)復(fù)用總線是指在總線訪問的地址周期可以傳輸?shù)刂?，在總線訪問的數(shù)據(jù)周期可以傳輸數(shù)據(jù)。

實施例1、

本申請實施例公開了一種并行flash訪問系統(tǒng)。參照圖1中所示，該系統(tǒng)包括：處理器單元11、可編程邏輯單元12和并行flash存儲單元13。處理器單元11與可編程邏輯單元12通過本地總線14相連，可編程邏輯單元12與并行flash存儲單元13通過受控訪問總線15相連。參照圖2中所示，受控訪問總線15包括字節(jié)配置(byte_cfg)總線153。

本申請所述的處理器單元11可以是處理器，這里所述的處理器可以是一個中央處理器(centralprocessingunit，cpu)，或者是特定集成電路(applicationspecificintegratedcircuit，asic)，或者是被配置成實施本申請實施例的一個或多個集成電路?？删幊踢壿媶卧?2可以是復(fù)雜可編程邏輯器件(complexprogrammablelogicdevice，cpld)或現(xiàn)場可編程門陣列(field-programmablegatearray，fpga)等可編程處理器。flash存儲單元可以是flash芯片。

在總線訪問的地址周期，處理器單元11通過本地總線14向可編程邏輯單元12發(fā)送讀/寫訪問地址。

并行flash存儲單元13劃分兩個或以上的存儲空間，啟動boot程序空間按照第一位寬進行存儲和訪問；操作系統(tǒng)及應(yīng)用程序空間按照第二位寬進行存儲和訪問。當(dāng)讀/寫訪問地址位于啟動boot程序的存儲空間時，可編程邏輯單元12根據(jù)讀/寫訪問地址通過字節(jié)配置總線153將并行flash存儲單元13的總線模式配置為第一位寬，對boot程序空間以所述第一位寬進行訪問；當(dāng)讀/寫訪問地址位于操作系統(tǒng)及應(yīng)用程序的存儲空間時，可編程邏輯單元12根據(jù)讀/寫訪問地址通過字節(jié)配置總線153將并行flash存儲單元13的總線模式配置為第二位寬，對操作系統(tǒng)及應(yīng)用程序空間以所述第二位寬進行訪問。

可編程邏輯單元12將并行flash存儲單元13的讀/寫地址鎖存為讀/寫訪問地址。

在總線訪問的數(shù)據(jù)周期，處理器單元11根據(jù)讀/寫訪問地址按照總線模式對并行flash存儲單元13進行讀/寫操作。

本申請實施例提供的并行flash訪問系統(tǒng)，由于boot程序和操作系統(tǒng)及應(yīng)用程序分別存儲在不同地址的存儲空間中，通過可編程邏輯單元根據(jù)處理器單元發(fā)送的訪問地址區(qū)分是針對boot程序的讀/寫操作，還是針對操作系統(tǒng)及應(yīng)用程序的讀/寫操作；據(jù)此，可編程邏輯單元將并行flash存儲單元配置為不同位寬的工作模式，并按照對應(yīng)位寬來訪問并行flash存儲單元中的對應(yīng)地址，實現(xiàn)了對并行flash采用不同位寬總線來訪問。

具體的，參照圖2中所示：

本地總線14包括第一地址數(shù)據(jù)復(fù)用總線141、第二地址數(shù)據(jù)復(fù)用總線142、第三地址數(shù)據(jù)復(fù)用總線143、第一控制總線(bus_ctrl)144。受控訪問總線15還包括第一受控數(shù)據(jù)總線151、第二受控數(shù)據(jù)總線152、第一受控地址總線154、第二受控地址總線155、第二控制總線(bus_ctrl)156。處理器單元11與并行flash存儲單元13之間還通過第四地址數(shù)據(jù)復(fù)用總線16相連。

第一地址數(shù)據(jù)復(fù)用總線141與第二地址數(shù)據(jù)復(fù)用總線142的位寬相同且為第一位寬；第一受控數(shù)據(jù)總線151與第二受控數(shù)據(jù)總線152的位寬相同且為第一位寬。在總線訪問的地址周期，第一受控地址總線151和第三地址數(shù)據(jù)復(fù)用總線143用于傳輸最低位地址，第四地址數(shù)據(jù)復(fù)用總線16用于傳輸中間位地址，第二受控地址總線155、第一地址數(shù)據(jù)復(fù)用總線141和第二地址數(shù)據(jù)復(fù)用總線142用于傳輸高位地址。

在總線訪問的地址周期，可編程邏輯單元12將第一地址數(shù)據(jù)復(fù)用總線141和第二地址數(shù)據(jù)復(fù)用總線142中的地址數(shù)據(jù)鎖存至第二受控地址總線155，以便將讀/寫訪問地址的高位地址鎖存。

可編程邏輯單元12通過設(shè)置字節(jié)配置總線153為第一電平，將并行flash存儲單元13的總線模式配置為第一位寬；可編程邏輯單元12通過設(shè)置字節(jié)配置總線153為第二電平，將并行flash存儲單元13的總線模式配置為第二位寬。示例性的，第一電平為低電平，第二電平為高電平。

在總線訪問的數(shù)據(jù)周期，當(dāng)總線模式為第一位寬時，處理器單元11根據(jù)讀/寫訪問地址，通過第二地址數(shù)據(jù)復(fù)用總線142和第一受控數(shù)據(jù)總線151，按照第一位寬對并行flash存儲單元13進行數(shù)據(jù)的讀/寫操作。當(dāng)總線模式為第二位寬時，處理器單元11根據(jù)讀/寫訪問地址，在總線訪問的數(shù)據(jù)周期，通過第一地址數(shù)據(jù)復(fù)用總線141和第一受控數(shù)據(jù)總線151，按照第一位寬對并行flash存儲單元13中的低位字節(jié)進行讀/寫操作；通過第二地址數(shù)據(jù)復(fù)用總線142和第二受控數(shù)據(jù)總線152，按照第一位寬對并行flash存儲單元12中的高位字節(jié)進行讀/寫操作，低位字節(jié)和高位字節(jié)合并為第二位寬。

第二控制總線156最終連接至并行flash存儲單元13的片選和讀/寫管腳，可編程邏輯單元12將第一控制總線144中的bus_ctrl信號傳輸給第二控制總線156，用于處理器單元11通過第一控制總線144和第二控制總線156中傳輸?shù)腷us_ctrl信號來控制對并行flash存儲單元13實現(xiàn)片選和讀/寫控制。

示例性的，參照圖3中所示，可編程邏輯單元12包括數(shù)據(jù)控制模塊121、地址識別模塊122、模式控制模塊123、地址鎖存模塊124。假設(shè)第一位寬為8位，第二位寬為16位。boot程序占用2兆字節(jié)的存儲空間，操作系統(tǒng)及應(yīng)用程序占用32兆字節(jié)的存儲空間。第一地址數(shù)據(jù)復(fù)用總線141為ad[23..16]共8位，第二地址數(shù)據(jù)復(fù)用總線142為ad[31..24]共8位，第三地址數(shù)據(jù)復(fù)用總線143為ad[0]，第四地址數(shù)據(jù)復(fù)用總線16為ad[15..1]；第一受控數(shù)據(jù)總線151為dq[7..0]共8位，第二受控數(shù)據(jù)總線152為dq[15..8]共8位，第一受控地址總線154為ad[0]，第二受控地址總線155為ad[25..16]，即可尋址32兆字節(jié)的空間。

設(shè)備上電后，在總線訪問的地址周期，處理器單元11首先向可編程邏輯單元12發(fā)送boot程序的訪問地址，地址鎖存模塊124將第二受控地址總線155的高位地址鎖存輸出。同時，地址識別模塊122根據(jù)檢測到的訪問地址位于boot程序的存儲空間，判斷是對boot程序進行訪問，地址識別模塊122輸出控制信號給模式控制模塊123和數(shù)據(jù)控制模塊121。模式控制模塊123通過字節(jié)配置(byte_cfg)總線153輸出低電平信號，將并行flash存儲單元12配置為8位工作模式，并將第三地址數(shù)據(jù)復(fù)用總線143的ad0輸出到第一受控地址總線154的ad0，作為地址的最低位，ad0每加1，指向數(shù)據(jù)后面的一個字節(jié)。

在總線訪問的數(shù)據(jù)周期，如果第一控制總線(bus_ctrl)144和第二控制總線(bus_ctrl)156指示為讀操作，數(shù)據(jù)控制模塊121將第一受控數(shù)據(jù)總線151dq[7..0]上的數(shù)據(jù)輸出到第二地址數(shù)據(jù)復(fù)用總線142ad[31..24]；如果為寫操作，則將第二地址數(shù)據(jù)復(fù)用總線142ad[31..24]上的數(shù)據(jù)輸出到第一受控數(shù)據(jù)總線151dq[7..0]。

在boot程序啟動后，在總線訪問的數(shù)據(jù)周期，處理器單元11開始讀取操作系統(tǒng)及應(yīng)用程序。可編程邏輯單元12的地址識別模塊122根據(jù)檢測到的訪問地址位于操作系統(tǒng)及應(yīng)用程序的存儲空間，判斷是對操作系統(tǒng)及應(yīng)用程序進行訪問，地址識別模塊122輸出控制信號給模式控制單元123和數(shù)據(jù)控制模塊121。模式控制模塊通過字節(jié)配置(byte_cfg)總線153高電平信號，將并行flash存儲單元12配置為16位工作模式，第三地址數(shù)據(jù)復(fù)用總線143和第一受控地址總線154的ad0無效，第四地址數(shù)據(jù)復(fù)用總線16中的ad[1]為地址的最低位，ad[1]每加1，指向數(shù)據(jù)后面兩個字節(jié)。

在總線訪問的數(shù)據(jù)周期，如果第一控制總線(bus_ctrl)144和第二控制總線(bus_ctrl)156指示為讀操作，數(shù)據(jù)控制模塊121將第一受控數(shù)據(jù)總線151dq[7..0]上的數(shù)據(jù)輸出到第一地址數(shù)據(jù)復(fù)用總線141ad[23..16]，將第二受控數(shù)據(jù)總線152dq[15..8]上的數(shù)據(jù)輸出到第二地址數(shù)據(jù)復(fù)用總線142ad[31..24]；如果為寫操作，則將第二地址數(shù)據(jù)復(fù)用總線142ad[31..24]上的數(shù)據(jù)輸出到第二受控數(shù)據(jù)總線152dq[15..8]，第一地址數(shù)據(jù)復(fù)用總線141ad[23..16]上的數(shù)據(jù)輸出到第一受控數(shù)據(jù)總線151dq[7..0]。

實施例2、

本申請實施例公開了一種并行flash訪問方法，應(yīng)用于上述系統(tǒng)，參照圖4中所示，該方法包括：

s101、在總線訪問的地址周期，處理器單元通過本地總線向可編程邏輯單元發(fā)送讀/寫訪問地址。

s102、并行flash存儲單元劃分兩個或以上的存儲空間，啟動boot程序空間按照第一位寬進行存儲和訪問；操作系統(tǒng)及應(yīng)用程序空間按照第二位寬進行存儲和訪問；當(dāng)讀/寫訪問地址位于啟動boot程序的存儲空間時，可編程邏輯單元根據(jù)讀/寫訪問地址通過字節(jié)配置總線將并行flash存儲單元的總線模式配置為第一位寬，對boot程序空間以第一位寬進行訪問；當(dāng)讀/寫訪問地址位于操作系統(tǒng)及應(yīng)用程序的存儲空間時，可編程邏輯單元根據(jù)讀/寫訪問地址通過字節(jié)配置總線將并行flash存儲單元的總線模式配置為第二位寬，對操作系統(tǒng)及應(yīng)用程序空間以第二位寬進行訪問。

s103、可編程邏輯單元將并行flash存儲單元的讀/寫地址鎖存為讀/寫訪問地址。

s104、在總線訪問的數(shù)據(jù)周期，處理器單元根據(jù)讀/寫訪問地址按照總線模式對并行flash存儲單元進行讀/寫操作。

可選的，在一種可能的設(shè)計中，通過字節(jié)配置總線將并行flash存儲單元的總線模式配置為第一位寬，包括：可編程邏輯單元通過設(shè)置字節(jié)配置總線為第一電平，將并行flash存儲單元的總線模式配置為第一位寬。

可選的，在一種可能的設(shè)計中，通過字節(jié)配置總線將并行flash存儲單元的總線模式配置為第二位寬，包括：可編程邏輯單元通過設(shè)置字節(jié)配置總線為第二電平，將并行flash存儲單元的總線模式配置為第二位寬。

可選的，在一種可能的設(shè)計中，在總線訪問的數(shù)據(jù)周期，處理器單元根據(jù)讀/寫訪問地址按照總線模式對并行flash存儲單元進行讀/寫操作，包括：當(dāng)總線模式為第一位寬時，處理器單元根據(jù)讀/寫訪問地址，在總線訪問的數(shù)據(jù)周期，通過第二地址數(shù)據(jù)復(fù)用總線和第一受控數(shù)據(jù)總線，按照第一位寬對并行flash存儲單元進行讀/寫操作。

當(dāng)總線模式為第二位寬時，處理器單元根據(jù)讀/寫訪問地址，在總線訪問的數(shù)據(jù)周期，通過第一地址數(shù)據(jù)復(fù)用總線和第一受控數(shù)據(jù)總線，按照第一位寬對并行flash存儲單元中的低位字節(jié)進行讀/寫操作；處理器單元根據(jù)讀/寫訪問地址，通過第二地址數(shù)據(jù)復(fù)用總線和第二受控數(shù)據(jù)總線，按照第一位寬對并行flash存儲單元中的高位字節(jié)進行讀/寫操作。

可選的，在一種可能的設(shè)計中，可編程邏輯單元將并行flash存儲單元的讀/寫地址鎖存為讀/寫訪問地址，包括：在總線訪問的地址周期，可編程邏輯單元將第一地址數(shù)據(jù)復(fù)用總線和第二地址數(shù)據(jù)復(fù)用總線中的地址數(shù)據(jù)鎖存至第二受控地址總線，以便將讀/寫訪問地址的高位地址鎖存。

可選的，在一種可能的設(shè)計中，該方法還包括：處理器單元通過第一控制總線和第二控制總線控制對并行flash存儲單元的實現(xiàn)片選和讀/寫控制。

可選的，在一種可能的設(shè)計中，第一位寬為8位，第二位寬為16位。

由于本申請實施例中的并行閃存flash訪問方法可以應(yīng)用于上述系統(tǒng)，因此，其所能獲得的技術(shù)效果也可參考上述系統(tǒng)實施例，本申請實施例在此不再贅述。

應(yīng)理解，在本申請的各種實施例中，上述各過程的序號的大小并不意味著執(zhí)行順序的先后，各過程的執(zhí)行順序應(yīng)以其功能和內(nèi)在邏輯確定，而不應(yīng)對本申請實施例的實施過程構(gòu)成任何限定。

本領(lǐng)域普通技術(shù)人員可以意識到，結(jié)合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、或者計算機軟件和電子硬件的結(jié)合來實現(xiàn)。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計約束條件。專業(yè)技術(shù)人員可以對每個特定的應(yīng)用來使用不同方法來實現(xiàn)所描述的功能，但是這種實現(xiàn)不應(yīng)認為超出本申請的范圍。

所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，上述描述的系統(tǒng)、裝置和單元的具體工作過程，可以參考前述方法實施例中的對應(yīng)過程，在此不再贅述。

在本申請所提供的幾個實施例中，應(yīng)該理解到，所揭露的系統(tǒng)、設(shè)備和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的設(shè)備實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，設(shè)備或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。

另外，在本申請各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。

在上述實施例中，可以全部或部分地通過軟件、硬件、固件或者其任意組合來實現(xiàn)。當(dāng)使用軟件程序?qū)崿F(xiàn)時，可以全部或部分地以計算機程序產(chǎn)品的形式來實現(xiàn)。該計算機程序產(chǎn)品包括一個或多個計算機指令。在計算機上加載和執(zhí)行計算機程序指令時，全部或部分地產(chǎn)生按照本申請實施例所述的流程或功能。所述計算機可以是通用計算機、專用計算機、計算機網(wǎng)絡(luò)、或者其他可編程裝置。所述計算機指令可以存儲在計算機可讀存儲介質(zhì)中，或者從一個計算機可讀存儲介質(zhì)向另一個計算機可讀存儲介質(zhì)傳輸，例如，所述計算機指令可以從一個網(wǎng)站站點、計算機、服務(wù)器或者數(shù)據(jù)中心通過有線(例如同軸電纜、光纖、數(shù)字用戶線(digitalsubscriberline，dsl))或無線(例如紅外、無線、微波等)方式向另一個網(wǎng)站站點、計算機、服務(wù)器或數(shù)據(jù)中心進行傳輸。所述計算機可讀存儲介質(zhì)可以是計算機能夠存取的任何可用介質(zhì)或者是包含一個或多個可以用介質(zhì)集成的服務(wù)器、數(shù)據(jù)中心等數(shù)據(jù)存儲設(shè)備。所述可用介質(zhì)可以是磁性介質(zhì)(例如，軟盤、硬盤、磁帶)，光介質(zhì)(例如，dvd)、或者半導(dǎo)體介質(zhì)(例如固態(tài)硬盤(solidstatedisk，ssd))等。

以上所述，僅為本申請的具體實施方式，但本申請的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本申請揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本申請的保護范圍之內(nèi)。因此，本申請的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準(zhǔn)。