本發(fā)明涉及到半導(dǎo)體封裝技術(shù)領(lǐng)域，尤其涉及各類高頻/高速集成電路封裝技術(shù)中采用鍵合線作為連接方式的仿真測試方法。具體地，本發(fā)明涉及電氣組件中的鍵合線的仿真測試方法及存儲介質(zhì)和設(shè)備。

背景技術(shù)：

在微電子封裝中，鍵合線作為集成電路芯片和引線框架(或封裝基板)之間的主要連接方式之一，具有成本低廉，工藝簡單的優(yōu)勢，實(shí)現(xiàn)了集成電路芯片和pcb系統(tǒng)之間信號和能量的傳輸。隨著集成電路芯片的工作頻率、工作速度大幅提高，信號的上升沿變得更陡，鍵合線的高頻寄生參數(shù)將會對信號的完整性、能量的傳輸造成很大的影響。因此對鍵合線的詳細(xì)分析與研究對高頻、高速集成電路封裝，尤其是射頻多芯片組件封裝有著重要的現(xiàn)實(shí)意義。

鍵合線作為集成電路封裝中最為常用的連接組件，隨著芯片工作頻率、工作速度的不斷提高，鍵合線的寄生參數(shù)越來越顯著地影響電路特性。因此需要在封裝設(shè)計(jì)初期建立恰當(dāng)?shù)逆I合線模型，以正確評估鍵合線的電氣特性。

目前，一種傳統(tǒng)的鍵合線參數(shù)模型可以通過一個由電阻和電感串聯(lián)的網(wǎng)絡(luò)來表征，其電阻r、電感l(wèi)通常可以通過經(jīng)驗(yàn)公式(1)和(2)來描述。

公式(1)和公式(2)中，

l、d分別表示鍵合金線的長度和直徑；

μ0為空氣介質(zhì)的導(dǎo)體率(μ0＝4^πx10^-7h/m)；

μr為鍵合金絲的相對磁導(dǎo)率，其值等于1；

ρ和ds分別表示鍵合金線材料的電阻率和趨膚深度。

圖1給出了鍵合線系統(tǒng)的物理模型，其中圖1a為集成電路芯片和封裝基板的鍵合線連接的平面截面圖模型；圖1b為圖1a的局部放大圖。

其中，基板介質(zhì)的厚度為0.2mm，金屬層厚度為0.036mm，考慮到集成電路芯片在封裝時通常被減薄到0.2mm以下，模型中用一介質(zhì)層來代替芯片，其厚度為0.2mm，芯片介質(zhì)層的介電常數(shù)和基板的介電常數(shù)均定義為4.2，鍵合線兩端各接一段芯片連接線和基板連接線，特征阻抗均定義為50ω標(biāo)準(zhǔn)阻抗；

圖1b為鍵合線結(jié)構(gòu)的局部放大圖，鍵合線采用四點(diǎn)模型，

其中h表示芯片鍵合點(diǎn)上方的鍵合高度，模型中定義為0.2mm，

芯片鍵合點(diǎn)的角度alpha定義為80度，

基板鍵合點(diǎn)的角度beta定義為15度，

鍵合線的直徑為0.025mm，

整個鍵合線部分的長度約為2.0347mm。

圖2、圖3分別給出了基于傳統(tǒng)集總電路模型的仿真結(jié)果，同時為了準(zhǔn)確比較，圖2、圖3還添加了同結(jié)構(gòu)鍵合線的全波電磁場分析的仿真結(jié)果。從仿真結(jié)果比較可知，在0.1ghz-5ghz的頻率段內(nèi)，兩種仿真結(jié)果的回波損耗s11、插入損耗s21趨勢一致，曲線吻合較好，誤差較?。坏请S著頻率繼續(xù)增加，相對誤差值則變得更大，其中|s11|的最大誤差為34.70db，|s21|的最大誤差為11.28db。這主要是因?yàn)閭鹘y(tǒng)集總電路模型中諧振點(diǎn)的產(chǎn)生而發(fā)生趨勢性的變化，從而導(dǎo)致基于傳統(tǒng)集總電路模型的仿真結(jié)果和基于全波電磁場模型的仿真結(jié)果產(chǎn)生了較大的誤差。

在實(shí)現(xiàn)本發(fā)明過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問題：利用無源器件組成的集總電路模型可以較好地表征鍵合線的低頻傳輸特性，但是隨著集成電路芯片工作頻率的不斷提高，其仿真精度會下降，甚至出現(xiàn)背離的現(xiàn)象。盡管全波電磁場的仿真精度在高頻下也較為準(zhǔn)確，但用于全波電磁場仿真的軟件所需的硬件成本非常高，一般企業(yè)或工廠難以支持。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供了一種電氣組件中的鍵合線的仿真測試方法及存儲介質(zhì)和設(shè)備，以解決傳統(tǒng)集總電路等效模型在高頻時存在仿真精度低的問題。

第一方面，本發(fā)明實(shí)施例提供了一種電氣組件中的鍵合線的仿真測試方法，其中，所述電氣組件包括：第一電氣元件和第一導(dǎo)線、第二電氣元件和第二導(dǎo)線、連接所述第一導(dǎo)線和所述第二導(dǎo)線的待測試鍵合線，所述方法包括：

生成所述電氣組件的物理仿真模型；

以所述第一導(dǎo)線朝所述第二導(dǎo)線方向的結(jié)束端為起始劃分線，以所述第二導(dǎo)線朝所述第一導(dǎo)線方向的結(jié)束端為終止劃分線，將所述仿真模型劃分為頭部分、中間部分和尾部分，其中，所述頭部分對應(yīng)于鍵合線與所述第一導(dǎo)線的焊盤區(qū)域，所述尾部分對應(yīng)于鍵合線與所述第二導(dǎo)線的焊盤區(qū)域；

建立所述頭部分的電路模型和所述尾部分的電路模型；

建立所述中間部分的電路模型；

將所述頭部分的電路模型、所述中間部分的電路模型和所述尾部分的電路模型級聯(lián)，生成所述電氣組件的仿真電路。

第二方面，本發(fā)明實(shí)施例還提供了一種非易失性計(jì)算機(jī)存儲介質(zhì)，存儲有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令用于執(zhí)行本發(fā)明上述任一項(xiàng)電氣組件中的鍵合線的仿真測試方法。

第三方面，本發(fā)明實(shí)施例還提供了一種電子設(shè)備，包括：至少一個處理器；以及存儲器；其中，所述存儲器存儲有可被所述至少一個處理器執(zhí)行的程序，所述指令被所述至少一個處理器執(zhí)行，以使所述至少一個處理器能夠執(zhí)行本發(fā)明上述任一項(xiàng)電氣組件中的鍵合線的仿真測試方法。

本發(fā)明實(shí)施例提供的電氣組件中的鍵合線的仿真測試方法及相關(guān)的存儲介質(zhì)和電子設(shè)備，通過將電氣組件的物理仿真模型分為頭部分、中間部分和尾部分，在建立頭部分的、中間部分的以及尾部分的電路模型之后，級聯(lián)所有的電路模型，生成了電氣組件的仿真電路。本發(fā)明實(shí)施例中，由于生成的電氣組件的仿真電路是通過級聯(lián)各部分的電路模型得到，各部分是通過劃分物理仿真模型得到，與將鍵合線系統(tǒng)(本文中為電氣組件)作為整體等效為集總模型來生成仿真電路的方式相比，通過本發(fā)明實(shí)施例得到的電氣組件的仿真電路的傳輸參數(shù)更接近實(shí)體，將其進(jìn)行測試得到的數(shù)據(jù)也更加準(zhǔn)確。尤其在高頻(第一電氣元件的工作頻率高)狀態(tài)下，通過本發(fā)明實(shí)施例得到的電氣組件的仿真電路與全波電磁場仿真軟件處理得到的電路的測試數(shù)據(jù)相差不大。因此本發(fā)明實(shí)施例能夠代替全波電磁場仿真軟件生成電氣組件的仿真電路，降低成本，減少不必要的資源浪費(fèi)。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1a-1b示出了電氣組件的物理仿真模型；

圖2-3分別示出了現(xiàn)有技術(shù)得到的仿真結(jié)果與基于全波電磁場分析得到的仿真結(jié)果的回波損耗和插入損耗的比較；

圖4示出了本發(fā)明一實(shí)施例的電氣組件中的鍵合線的仿真測試方法的流程圖；

圖5示出了本發(fā)明一實(shí)施例的電氣組件中的鍵合線的仿真測試方法中子流程實(shí)施例的流程圖；

圖6示出了本發(fā)明一實(shí)施例提供的實(shí)施電氣組件中的鍵合線的仿真測試方法的電子設(shè)備的結(jié)構(gòu)示意圖；

圖7示出了根據(jù)本發(fā)明提供的電氣組件中的鍵合線的仿真測試方法得到仿真電路的總體示意圖；

圖8示出了根據(jù)本發(fā)明提供的電氣組件中的鍵合線的仿真測試方法得到中間部分的電路模型的總體示意圖；

圖9示出了根據(jù)本發(fā)明提供的電氣組件中的鍵合線的仿真測試方法得到的仿真電路的仿真示意圖；

圖10-11分別示出了根據(jù)本發(fā)明提供的電氣組件中的鍵合線的仿真測試方法得到的仿真結(jié)果與基于全波電磁場分析得到的仿真結(jié)果的回波損耗和插入損耗的比較。

具體實(shí)施方式

下面結(jié)合說明書附圖，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)的說明。

圖4是本發(fā)明一實(shí)施例的電氣組件中的鍵合線的仿真測試方法的流程圖。如圖4所示，其中，電氣組件包括：第一電氣元件和第一導(dǎo)線、第二電氣元件和第二導(dǎo)線、連接所述第一導(dǎo)線和所述第二導(dǎo)線的待測試鍵合線，該方法包括：

s10：生成所述電氣組件的物理仿真模型；

s20：以所述第一導(dǎo)線朝所述第二導(dǎo)線方向的結(jié)束端為起始劃分線，以所述第二導(dǎo)線朝所述第一導(dǎo)線方向的結(jié)束端為終止劃分線，將所述仿真模型劃分為頭部分、中間部分和尾部分，其中，所述頭部分對應(yīng)于鍵合線與第一導(dǎo)線的焊盤區(qū)域，所述尾部分對應(yīng)于鍵合線與第二導(dǎo)線的焊盤區(qū)域；

s30：建立所述頭部分的電路模型和所述尾部分的電路模型；

s40：建立所述中間部分的電路模型；

s50：將所述頭部分的電路模型、所述中間部分的電路模型和所述尾部分的電路模型級聯(lián)，生成所述電氣組件的仿真電路。

本發(fā)明實(shí)施例中，電氣組件的物理仿真模型沿待測試鍵合線的延伸方向生成。物理仿真模型與實(shí)體的結(jié)構(gòu)、形狀等相同，而大小不相同，二者的大小具有一定的比例關(guān)系。電氣組件中還可以包括地線(下圖中示出)，地線與第一電氣和第二電氣元件平行，水平方向與地線方向相同。

本發(fā)明實(shí)施例提供的電氣組件中的鍵合線的仿真測試方法，通過將電氣組件的物理仿真模型分為頭部分、中間部分和尾部分，在建立頭部分的、中間部分的以及尾部分的電路模型之后，級聯(lián)所有的電路模型，生成了電氣組件的仿真電路。本發(fā)明實(shí)施例中，由于生成的電氣組件的仿真電路是通過級聯(lián)各部分的電路模型得到，各部分是通過劃分物理仿真模型得到，與將鍵合線系統(tǒng)作為整體等效為電路模型來生成仿真電路的方式相比，通過本發(fā)明實(shí)施例得到的電氣組件的仿真電路的傳輸參數(shù)更接近實(shí)體，將其進(jìn)行測試得到的數(shù)據(jù)也更加準(zhǔn)確。尤其在高頻(第一電氣元件的工作頻率高)狀態(tài)下，通過本發(fā)明實(shí)施例得到的電氣組件的仿真電路與全波電磁場仿真軟件處理得到的電路的測試數(shù)據(jù)相差不大。因此本發(fā)明實(shí)施例能夠代替全波電磁場仿真軟件生成電氣組件的仿真電路，降低成本，減少不必要的資源浪費(fèi)。

在一些實(shí)施例中，第一電氣元件為芯片，第二電氣元件為基板，第一導(dǎo)線為芯片上的連接線，第二導(dǎo)線為基板上的連接線。

在一些實(shí)施例中，s40建立所述中間部分的電路模型，包括：

s41：將所述中間部分沿水平方向劃分為連續(xù)的多個分段；

s42：建立各個分段的電路模型。

本實(shí)施例通過將中間部分繼續(xù)進(jìn)行劃分再建立其電路模型，減少了中間部分建立的電路模型在仿真測試時的誤差，從而進(jìn)一步減少了生成的仿真電路的特性誤差。

在一些實(shí)施例中，各所述多個分段包含的鍵合線的長度不超過所述第一電氣元件的工作波長的1/n，n≥10。

本實(shí)施例中，劃分中間部分時使各個分段包含的鍵合線的長度不超過所述第一電氣元件的工作波長的1/n(n≥10)，使得通過本發(fā)明實(shí)施例中的方法得到的仿真電路在測試第一電氣元件高頻工作下鍵合線的傳輸特性時具有更加精確的結(jié)果。當(dāng)然，應(yīng)當(dāng)理解的是，n越大，仿真結(jié)果越精確，同時計(jì)算量也會越大。因此，n為10時是精度和成本較佳的契合點(diǎn)。

圖5是本發(fā)明一實(shí)施例的電氣組件中的鍵合線的仿真測試方法中子流程實(shí)施例的流程圖，本實(shí)施例為上述實(shí)施例步驟中s41的子流程。如圖5所示，該方法包括：

s411：以所述第一電氣元件朝所述第二導(dǎo)線方向的結(jié)束端為劃分線，將所述中間部分劃分為第一區(qū)間和第二區(qū)間，其中，所述第一區(qū)間對應(yīng)于遠(yuǎn)離所述第二導(dǎo)線的區(qū)域，所述第二區(qū)間對應(yīng)于接近所述第二導(dǎo)線的區(qū)域；

s412：當(dāng)所述第一區(qū)間包含的鍵合線的長度不超過所述第一電氣元件的工作波長的1/n時，將所述第一區(qū)間作為所述連續(xù)的多個分段中的一個分段；

s413：當(dāng)所述第一區(qū)間包含的鍵合線的長度超過所述第一電氣元件的工作波長的1/n時，將所述第一區(qū)間劃分為至少兩個分段，使得所述至少兩個分段包含的鍵合線的長度均不超過所述第一電氣元件的工作波長的1/n；

s414：當(dāng)所述第二區(qū)間包含的鍵合線的長度不超過所述第一電氣元件的工作波長的1/n時，將所述第二區(qū)間作為所述連續(xù)的多個分段中的一個分段；

s415：當(dāng)所述第二區(qū)間包含的鍵合線的長度超過所述第一電氣元件的工作波長的1/n時，將所述第二區(qū)間劃分為至少兩個分段，使得所述至少兩個分段包含的鍵合線的長度均不超過所述第一電氣元件的工作波長的1/n。

本實(shí)施例中，通過步驟411得到的第一區(qū)間和第二區(qū)間中具有不同的導(dǎo)體介質(zhì)結(jié)構(gòu)。具體地說，第一區(qū)間對應(yīng)的介質(zhì)有空氣、第一電氣元件(芯片)和第二電氣元件(基板)，第二區(qū)間對應(yīng)的介質(zhì)有空氣和第二電氣元件(基板)。因此在實(shí)際測試中，鍵合線在這兩個區(qū)間內(nèi)的傳輸特性會產(chǎn)生差異。本實(shí)施例能夠?qū)⑦@種差異區(qū)分出來，增加了生成的用于表征傳輸特性的仿真電路的準(zhǔn)確性。

需要說明的是，本實(shí)施例并不受所描述的動作順序的限制，因?yàn)橐罁?jù)本實(shí)施例，某些步驟可以采用其他順序或者同時進(jìn)行。例如，s412和s413的次序可以互換，s414和s415的次序也可以互換，還可以在s414和s415之后執(zhí)行s412和s413。

作為上述實(shí)施例的進(jìn)一步說明，本實(shí)施例中s30建立所述頭部分的電路模型和所述尾部分的電路模型，包括：

利用t型集總參數(shù)模型表征所述頭部分和所述尾部分中鍵合線分別與所述第一導(dǎo)線和所述第二導(dǎo)線焊接的焊點(diǎn)的電氣特性寄生參數(shù)，并建立所述頭部分的電路模型和所述尾部分的電路模型。

本實(shí)施例中，頭部分和尾部分的電氣特性寄生參數(shù)包括電阻、電感、電容。由于頭部分和尾部分對應(yīng)的區(qū)域是鍵合線和第一電氣元件(芯片)或和第二電氣元件(基板)連接的焊盤區(qū)域，因此通過t型集總參數(shù)模型而不是表征中間部分的傳輸線模型來表征頭部分和尾部分中焊點(diǎn)的寄生參數(shù)以建立其電路模型，能夠使最后生成的仿真電路在測試時具有更高的準(zhǔn)確性。

應(yīng)當(dāng)注意的是，當(dāng)頭部分和尾部分對應(yīng)的區(qū)域較大時，除了通過t性集總參數(shù)模型來表征焊點(diǎn)的寄生參數(shù)以外，還可以通過表征中間部分的電路模型即傳輸線模型來表征除焊點(diǎn)以外的區(qū)域，提高仿真測試的精確度。

作為上述實(shí)施例的進(jìn)一步說明，本實(shí)施例中s42建立各個分段的電路模型，包括：

利用q3d建立所述中間部分的各個分段的電路模型。

q3d使用邊界元法，根據(jù)實(shí)際的三維模型和材料屬性，可以精確快速地提取寄生參數(shù)模型。通過q3d來建立中間部分的各個分段的電路模型，能夠使得中間部分對應(yīng)的電路模型更接近實(shí)體部分具有的特性，最后生成的仿真電路的測試特性更準(zhǔn)確。

作為上述實(shí)施例的進(jìn)一步說明，本實(shí)施例中s50將所述頭部分的電路模型、所述中間部分的電路模型和所述尾部分的電路模型級聯(lián)，生成所述電氣組件的仿真電路，包括：

利用designer將所述頭部分的電路模型、所述中間部分的各個分段的電路模型和所述尾部分的的電路模型級聯(lián)，生成所述電氣組件的仿真電路。

designer能夠快速完成線性電路和時域瞬態(tài)分析等，進(jìn)而實(shí)現(xiàn)包含電路、系統(tǒng)和三維電磁場模型的完整設(shè)計(jì)分析。通過designer來級聯(lián)頭部分的、中間部分的各個分段的以及尾部分的電路模型，生成電氣組件的仿真電路，能夠使得最后生成的仿真電路的測試數(shù)據(jù)更準(zhǔn)確。

本發(fā)明實(shí)施例還提供了一種非易失性計(jì)算機(jī)存儲介質(zhì)，所述計(jì)算機(jī)存儲介質(zhì)存儲有計(jì)算機(jī)可執(zhí)行指令，該計(jì)算機(jī)可執(zhí)行指令可執(zhí)行上述任意方法實(shí)施例中的電氣組件中的鍵合線的仿真測試方法；

作為一種實(shí)施方式，本發(fā)明的非易失性計(jì)算機(jī)存儲介質(zhì)存儲有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令設(shè)置為:

生成所述電氣組件的物理仿真模型；

以所述第一導(dǎo)線朝所述第二導(dǎo)線方向的結(jié)束端為起始劃分線，以所述第二導(dǎo)線朝所述第一導(dǎo)線方向的結(jié)束端為終止劃分線，將所述仿真模型劃分為頭部分、中間部分和尾部分，其中，所述頭部分對應(yīng)于鍵合線與第一導(dǎo)線的焊盤區(qū)域，所述尾部分對應(yīng)于鍵合線與第二導(dǎo)線的焊盤區(qū)域；

建立所述頭部分的電路模型和所述尾部分的電路模型；

建立所述中間部分的電路模型；

將所述頭部分的電路模型、所述中間部分的電路模型和所述尾部分的電路模型級聯(lián)，生成所述電氣組件的仿真電路。

圖6是本發(fā)明一實(shí)施例提供的實(shí)施電氣組件中的鍵合線的仿真測試方法的電子設(shè)備的結(jié)構(gòu)示意圖。如圖6所示，該設(shè)備包括：

一個或多個處理器610以及存儲器620，圖6中以一個處理器610為例。

該電子設(shè)備還可以包括：輸入裝置630和輸出裝置640。

處理器610、存儲器620、輸入裝置630和輸出裝置640可以通過總線或者其他方式連接，圖6中以通過總線連接為例。

存儲器620為上述的非易失性計(jì)算機(jī)可讀存儲介質(zhì)。處理器610通過運(yùn)行存儲在存儲器620中的非易失性軟件程序、指令以及模塊，從而執(zhí)行服務(wù)器的各種功能應(yīng)用以及數(shù)據(jù)處理，即實(shí)現(xiàn)上述方法實(shí)施例所示的電氣組件中的鍵合線的仿真測試方法。

輸入裝置630可接收輸入的數(shù)字或字符信息，以及產(chǎn)生與電子設(shè)備的用戶設(shè)置以及功能控制有關(guān)的鍵信號輸入。輸出裝置640可包括顯示屏等顯示設(shè)備。

上述產(chǎn)品可執(zhí)行本發(fā)明實(shí)施例所提供的方法，具備執(zhí)行方法相應(yīng)的功能模塊和有益效果。未在本實(shí)施例中詳盡描述的技術(shù)細(xì)節(jié)，可參見本發(fā)明實(shí)施例所提供的方法。

作為一種實(shí)施方式，上述電子設(shè)備包括：至少一個處理器；以及，與所述至少一個處理器通信連接的存儲器；其中，所述存儲器存儲有可被所述至少一個處理器執(zhí)行的指令，所述指令被所述至少一個處理器執(zhí)行，以使所述至少一個處理器能夠：

生成所述電氣組件的物理仿真模型；

以所述第一導(dǎo)線朝所述第二導(dǎo)線方向的結(jié)束端為起始劃分線，以所述第二導(dǎo)線朝所述第一導(dǎo)線方向的結(jié)束端為終止劃分線，將所述仿真模型劃分為頭部分、中間部分和尾部分，其中，所述頭部分對應(yīng)于鍵合線與第一導(dǎo)線的焊盤區(qū)域，所述尾部分對應(yīng)于鍵合線與第二導(dǎo)線的焊盤區(qū)域；

建立所述頭部分的電路模型和所述尾部分的電路模型；

建立所述中間部分的電路模型；

將所述頭部分的電路模型、所述中間部分的電路模型和所述尾部分的電路模型級聯(lián)，生成所述電氣組件的仿真電路。

本發(fā)明實(shí)施例的電子設(shè)備以多種形式存在，包括但不限于:

(1)移動通信設(shè)備:這類設(shè)備的特點(diǎn)是具備移動通信功能，并且以提供話音、數(shù)據(jù)通信為主要目標(biāo)。這類終端包括:智能手機(jī)(例如iphone)、多媒體手機(jī)、功能性手機(jī)等。

(2)超移動個人計(jì)算機(jī)設(shè)備:這類設(shè)備屬于個人計(jì)算機(jī)的范疇，有計(jì)算和處理功能，一般也具備移動上網(wǎng)特性。這類終端包括:pda、mid和umpc設(shè)備等，例如ipad。

(3)服務(wù)器:提供計(jì)算服務(wù)的設(shè)備，服務(wù)器的構(gòu)成包括處理器、硬盤、內(nèi)存、系統(tǒng)總線等，服務(wù)器和通用的計(jì)算機(jī)架構(gòu)類似，但是由于需要提供高可靠的服務(wù)，因此在處理能力、穩(wěn)定性、可靠性、安全性、可擴(kuò)展性、可管理性等方面要求較高。

(4)其他具有數(shù)據(jù)交互功能和仿真功能的電子裝置。

需要說明的是，本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分流程，是可以通過計(jì)算機(jī)程序來指令相關(guān)的硬件來完成，所述的程序可存儲于一計(jì)算機(jī)可讀取存儲介質(zhì)中，該程序在執(zhí)行時，可包括如上述各方法的實(shí)施例的流程。其中，所述的存儲介質(zhì)可為磁碟、光盤、只讀存儲記憶體(rom)或隨機(jī)存儲記憶體(ram)等。

下面以具體實(shí)施例為例，對本發(fā)明進(jìn)行更進(jìn)一步的說明。

與經(jīng)典傳輸線結(jié)構(gòu)中信號線和地線高度差維持不變的情況不同，鍵合線中絕大部分結(jié)構(gòu)與地線的高度差是一個動態(tài)變化的過程，因此為使問題簡單化，借鑒數(shù)學(xué)中的微分概念，將鍵合線系統(tǒng)(即本發(fā)明中的電氣組件的物理仿真模型)分成若干微元，將各段微元近似為與地線固定距離的傳輸線(可以理解為鍵合線與地線之間的部分為一段傳輸線)，以每段微元的中心點(diǎn)為參考點(diǎn)計(jì)算其特征阻抗值。

圖7為根據(jù)本發(fā)明提供的電氣組件中的鍵合線的仿真測試方法得到的仿真電路的總體示意圖，從圖中可知，鍵合線被分割為ab、bc、cd、de、ef、fg和gh七個微元。其中，bc段-fg段的電路模型為傳輸線模型，每段傳輸線模型的長度與各段在水平方向上的投影長度相同。

由圖7可知，建立鍵合線的電路模型(這里指bg段的傳輸線模型)主要集中在求解每段傳輸線模型的特征阻抗，若鍵合線采用半徑(r)為12.5um的金絲，則在100ghz的情況下，2r/λ0<0.01，滿足準(zhǔn)靜態(tài)分析的要求，本發(fā)明設(shè)計(jì)了一種電氣組件中的鍵合線的仿真測試方法，該方法根據(jù)鍵合線中各段的結(jié)構(gòu)特性，分別得到相應(yīng)的傳輸線模型，最后完成級聯(lián)仿真。

圖8示出了根據(jù)本發(fā)明提供的電氣組件中的鍵合線的仿真測試方法得到中間部分的電路模型的總體示意圖。如圖8所示，整個鍵合線模型被分割為ab、bc、cd、de、ef、fg和gh七個微元，其中ab、bc、cd、de、ef、fg和gh每段鍵合線的物理長度均小于其工作波長的十分之一。ab段相當(dāng)于頭部分，gh段相當(dāng)于尾部分，bg段相當(dāng)于中間部分；而bg段中，bc段相當(dāng)于第一區(qū)間，cg段相當(dāng)于第二區(qū)間。

從圖8可以看出，ab和gh為鍵合線兩端的焊盤區(qū)域，該結(jié)構(gòu)為一三導(dǎo)體結(jié)構(gòu)，以工作頻率為50ghz的信號為例，ab和gh端可用t型集總參數(shù)模型來表征50ghz下的ab和gh段的rlc寄生參數(shù)，結(jié)果如表1所示。

表1鍵合線焊盤區(qū)域50ghz頻點(diǎn)處的集總模型參數(shù)

鍵合線的bg段為鍵合線和地線的兩導(dǎo)體結(jié)構(gòu)，其中bc段鍵合線下方分別有三種介質(zhì)：空氣、表征芯片厚度的介質(zhì)層和基板介質(zhì)層；cg段下方分別有兩種介質(zhì)：空氣和基板介質(zhì)層，以bc、cd、de、ef和fg中各段中點(diǎn)為基準(zhǔn)，利用q3d的傳輸線工具提取各段的w組件模型，相應(yīng)的參數(shù)分別見表2～表6，表7～表8分別為芯片的傳輸線模型和基板的傳輸線模型，即本實(shí)施例中頭部分和尾部分除了考慮t型集總參數(shù)模型外，還需要考慮其相應(yīng)的傳輸線模型。

表2鍵合線bc部分傳輸線模型

表3鍵合線cd部分傳輸線模型

表4鍵合線de部分傳輸線模型

表5鍵合線ef部分傳輸線模型

表6鍵合線fg部分傳輸線模型

表7芯片傳輸線模型參數(shù)

表8基板傳輸線模型參數(shù)

將表1～8中鍵合線的各段模型級聯(lián)，得到最后的仿真電路的仿真示意圖，如圖9所示。為了驗(yàn)證根據(jù)本發(fā)明的電氣組件中的鍵合線的仿真測試方法得到的仿真電路的準(zhǔn)確性，在designer中完成頻域仿真，同時與hfss對整體結(jié)構(gòu)進(jìn)行全波電磁場分析的仿真結(jié)果進(jìn)行比較，得到圖10和圖11。圖10、圖11分別給出了回波損耗s11、插入損耗s21的比較結(jié)果。從圖中可以得出，在50ghz的帶寬內(nèi)，基于本發(fā)明的電氣組件中的鍵合線的仿真測試方法提取出的電路模型和全波電磁場模型之間的s參數(shù)在整個帶寬內(nèi)表現(xiàn)出良好的一致性，其中|s11|的最大誤差為1.08db，|s21|的最大誤差為1.10db，從而驗(yàn)證了本發(fā)明提出的電氣組件中的鍵合線的仿真測試方法的正確性。

本發(fā)明解決了工程設(shè)計(jì)人員在不具備全波電磁場仿真軟件的情況下準(zhǔn)確得到鍵合線模型的仿真電路的問題。

因此，本發(fā)明提供一中電氣組件中的鍵合線的測試仿真方法，包括：

首先將鍵合線的物理模型等效為頭部分、中間部分和尾部分級聯(lián)，各部分的介質(zhì)導(dǎo)體分布結(jié)構(gòu)不同。

例如，圖7給出的傳輸線模型圖中，bg段等效為bc段和cg段的級聯(lián)。bc段和cg段的介質(zhì)導(dǎo)體分布結(jié)構(gòu)不同，具體為，bc段為兩導(dǎo)體三介質(zhì)結(jié)構(gòu)，bc段鍵合線下方、地線上方分別有三種介質(zhì)：空氣、表征芯片厚度的介質(zhì)層和基板介質(zhì)層；cg段為兩導(dǎo)體兩介質(zhì)結(jié)構(gòu)：cg段鍵合線下方地線上方分別有兩種介質(zhì)：空氣和基板介質(zhì)層。

其次將中間部分等效為多段長度不超過待分析鍵合線工作波長的1/n的多個分段級聯(lián)，各分段段的介質(zhì)導(dǎo)體分布結(jié)構(gòu)相同。

例如，本發(fā)明給出的實(shí)施例中n取10，在圖7給出的傳輸線模型圖，bc段小于待分析鍵合線工作波長的1/10，因此直接bc作為第二級分段子傳輸線；cg段等效為cd、de、ef、fg的級聯(lián)，各段長度均小于待分析鍵合線工作波長的1/10。

最后，采用q3d工具提取各分段中點(diǎn)位置的物理參數(shù)建立各分段的電路模型；采用designer工具將各分段的電路模型級聯(lián)，得到待測試鍵合線的仿真電路。

基于本發(fā)明提供的構(gòu)思，當(dāng)n取10以上的其他數(shù)字，最終得到用于表征傳輸特性的待分析鍵合線的仿真電路準(zhǔn)確性將進(jìn)一步提高，本領(lǐng)域技術(shù)人員在本發(fā)明提供的構(gòu)思基礎(chǔ)上，采用n取10以上的其他數(shù)字，也應(yīng)當(dāng)視為本發(fā)明的保護(hù)范圍以內(nèi)。

以上表述僅為本發(fā)明的優(yōu)選方式，應(yīng)當(dāng)指出，對本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明創(chuàng)造構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍之內(nèi)。