技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明實(shí)施例中公開了一種信號發(fā)生與讀出裝置，以高性能、邏輯單元豐富、實(shí)時(shí)性好以及可重復(fù)配置的FPGA核心控制模塊為控制核心，并與時(shí)鐘管理模塊、通訊總線模塊、多通道存儲模塊、信號讀出模塊和信號發(fā)生模塊進(jìn)行板載集成，實(shí)現(xiàn)了高采樣率任意波形發(fā)生、高精度脈沖序列發(fā)生、計(jì)數(shù)器、高精度時(shí)間數(shù)字變換以及高采樣率波形采集功能之間的靈活協(xié)同，因此，具有高集成度、高性能、低成本的特性。相應(yīng)的，本發(fā)明實(shí)施例還公開了一種信號發(fā)生與讀出裝置的控制方法。

技術(shù)研發(fā)人員：秦熙;張聞?wù)?王淋;謝一進(jìn);石致富;榮星;杜江峰
受保護(hù)的技術(shù)使用者：中國科學(xué)技術(shù)大學(xué)
技術(shù)研發(fā)日：2017.07.19
技術(shù)公布日：2017.09.08