本實用新型涉及測試裝置領域，特別是涉及一種多功能綜合測試卡。

背景技術：

對電子設備開展綜合測試時，需要根據(jù)被測設備的輸入信號類型提供相應的測試接口?；赑CI總線接口的通用信號發(fā)生板卡能在軟件的控制下輸入輸出各種測試信號，是比較常用的綜合測試接口提供方式。

傳統(tǒng)通用信號發(fā)生板卡存在如下問題：

(1)基于PCI總線接口的通用信號發(fā)生板卡接口基于通用性考慮設計,提供的接口大多是常用的接口，難以滿足被測設備的特殊接口要求；

(2)當所需測試信號種類和路數(shù)較多時，只能由多塊板卡同時工作提供，測試設備成本較高，難以小型化。

技術實現(xiàn)要素：

本實用新型的目的在于：克服現(xiàn)有技術的不足，采用定制的測試信號產(chǎn)生接口電路與PCI總線接口電路相結(jié)合，設計專用綜合測試卡，可滿足被測設備的特殊測試信號接口需求，并能降低測試設備成本和體積。

本實用新型采用的技術方案如下：

一種多功能綜合測試卡，包括PCI總線接口芯片、與PCI總線接口芯片連接的現(xiàn)場可編程門陣列FPGA、與所述現(xiàn)場可編程門陣列FPGA連接的測試信號產(chǎn)生接口電路以及與所述測試信號產(chǎn)生接口電路對應的用于對外連接的測試信號對外接口，所述測試信號產(chǎn)生接口電路包括隔離RS422/485接口電路、可配置IO接口電路、12位AD信號采集接口電路、隔離RS232接口電路、隔離CAN接口電路、12位DA信號接口電路。12位精度的匹配設計，提高了AD、DA轉(zhuǎn)換精度，能夠滿足高精度測試要求。本測試卡采用FPGA器件進行邏輯功能集中控制，F(xiàn)PGA通過PCI總線接口芯片和計算機總線通信，接收計算機的控制指令，同時提供各種接口電路，產(chǎn)生各種測試信號。

上述方案中，所述PCI總線接口芯片的PCI總線端與計算機的PCI總線接口端連接以接收計算機的控制指令，所述PCI總線接口芯片的本地總線端與FPGA控制端連接。

上述方案中，所述PCI總線接口芯片為PCI9054總線接口芯片。PCI9054符合PCI V2.2版本總線接口，支持32-bits數(shù)據(jù)位，33-MHz時鐘頻率的數(shù)據(jù)傳輸。其PCI總線端與本地總線端之間的數(shù)據(jù)傳輸率可達到133MB/s。其配置方便，工作穩(wěn)定，廣泛應用于基于PCI總線結(jié)構的外圍設備系統(tǒng)中。

上述方案中，所述隔離RS422/485接口電路包括ADM2682E串行通訊接口芯片。由于芯片自帶隔離功能并產(chǎn)生隔離端電源，無需外部提供隔離端電源，較其它需提供隔離端外部供電的串口隔離方式，可減少DC-DC的使用，提高串口回路電路設計密集度。

上述方案中，所述隔離RS232接口電路包括ADM3251E串行通訊接口芯片。由于芯片自帶隔離功能并產(chǎn)生隔離端電源，無需外部提供隔離端電源，較其它需提供隔離端外部供電的串口隔離方式，可減少DC-DC的使用。

上述方案中，所述隔離CAN接口電路包括ADM3053BRWZ通訊接口芯片。由于芯片自帶隔離功能并產(chǎn)生隔離端電源，無需外部提供隔離端電源，較常見的其它需提供隔離端外部供電的CAN通訊隔離方式，可減少DC-DC的使用。

上述方案中，所述12位DA信號接口電路包括AD5504BRUZ芯片。由于其可承受較高的模擬電壓，通過轉(zhuǎn)用的升壓電路將板卡輸入的12V電源進行升壓后作為DA芯片的VDD_DA輸入，可以直接由芯片產(chǎn)生4路幅值達到60V的模擬信號輸出，較現(xiàn)有其它模擬信號轉(zhuǎn)換PCI板卡，具有更高的輸出電壓幅值。

上述方案中，所述與所述測試信號產(chǎn)生接口電路對應的測試信號對外接口具體包括隔離RS422/485接口、可配置IO接口、12位AD信號采集接口、隔離RS232接口、隔離CAN接口、12位DA信號接口。

上述方案中，所述隔離RS422/485接口電路為7路、可配置IO接口電路為12路、12位AD信號采集接口電路為4路、隔離RS232接口電路為1路、隔離CAN接口電路為1路、12位DA信號接口電路為8路。

上述方案中，所述12位AD采集電路采用雙電源供電。可采集正負12V電壓范圍內(nèi)的模擬輸入信號，較常見的只能測單極性信號的采集板卡，測試范圍更寬。

綜上，由于采用了上述技術方案，本實用新型的有益效果是：

相對于現(xiàn)有技術，本申請?zhí)峁┑囊环N多功能綜合測試卡，采用單板卡多接口設計，克服了現(xiàn)有通用信號發(fā)生板卡接口不能夠提供特殊接口信號的要求，該申請?zhí)峁┤粘y試所需的各種信號接口并集中在一個單板卡上，可降低整機成本，實現(xiàn)了小型化。

附圖說明

圖1是本實用新型的原理結(jié)構圖；

圖2是本實用新型的外部連接通訊圖；

圖中標記：1-測試信號對外接口。

具體實施方式

為了使本實用新型的目的、技術方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。

如圖所示,一種多功能綜合測試卡，包括PCI總線接口芯片、與PCI總線接口芯片連接的現(xiàn)場可編程門陣列FPGA、與所述現(xiàn)場可編程門陣列FPGA連接的測試信號產(chǎn)生接口電路以及與所述測試信號產(chǎn)生接口電路對應的用于對外連接的測試信號對外接口，所述測試信號產(chǎn)生接口電路包括隔離RS422/485接口電路、可配置IO接口電路、12位AD信號采集接口電路、隔離RS232接口電路、隔離CAN接口電路、12位DA信號接口電路。12位精度的匹配設計，提高了AD、DA轉(zhuǎn)換精度，能夠滿足高精度測試要求。本測試卡采用FPGA器件進行邏輯功能集中控制，F(xiàn)PGA通過PCI總線接口芯片和計算機總線通信，接收計算機的控制指令，同時提供各種接口電路，產(chǎn)生各種測試信號。

優(yōu)選地，所述PCI總線接口芯片的PCI總線端與計算機的PCI總線接口端連接以接收計算機的控制指令，所述PCI總線接口芯片的本地總線端與FPGA控制端連接。

優(yōu)選地，所述PCI總線接口芯片為PCI9054總線接口芯片。PCI9054符合PCI V2.2版本總線接口，支持32-bits數(shù)據(jù)位，33-MHz時鐘頻率的數(shù)據(jù)傳輸。其PCI總線端與本地總線端之間的數(shù)據(jù)傳輸率可達到133MB/s。其配置方便，工作穩(wěn)定，廣泛應用于基于PCI總線結(jié)構的外圍設備系統(tǒng)中。

優(yōu)選地，所述隔離RS422/485接口電路包括ADM2682E串行通訊接口芯片。由于芯片自帶隔離功能并產(chǎn)生隔離端電源，無需外部提供隔離端電源，較其它需提供隔離端外部供電的串口隔離方式，可減少DC-DC的使用，提高串口回路電路設計密集度。

優(yōu)選地，所述隔離RS232接口電路包括ADM3251E串行通訊接口芯片。由于芯片自帶隔離功能并產(chǎn)生隔離端電源，無需外部提供隔離端電源，較其它需提供隔離端外部供電的串口隔離方式，可減少DC-DC的使用。

優(yōu)選地，所述隔離CAN接口電路包括ADM3053BRWZ通訊接口芯片。由于芯片自帶隔離功能并產(chǎn)生隔離端電源，無需外部提供隔離端電源，較常見的其它需提供隔離端外部供電的CAN通訊隔離方式，可減少DC-DC的使用。

優(yōu)選地，所述12位DA信號接口電路包括AD5504BRUZ芯片。由于其可承受較高的模擬電壓，通過轉(zhuǎn)用的升壓電路將板卡輸入的12V電源進行升壓后作為DA芯片的VDD_DA輸入，可以直接由芯片產(chǎn)生4路幅值達到60V的模擬信號輸出，較現(xiàn)有其它模擬信號轉(zhuǎn)換PCI板卡，具有更高的輸出電壓幅值。

優(yōu)選地，所述與所述測試信號產(chǎn)生接口電路對應的測試信號對外接口具體包括隔離RS422/485接口、可配置IO接口、12位AD信號采集接口、隔離RS232接口、隔離CAN接口、12位DA信號接口。

優(yōu)選地，所述隔離RS422/485接口電路為7路、可配置IO接口電路為12路、12位AD信號采集接口電路為4路、隔離RS232接口電路為1路、隔離CAN接口電路為1路、12位DA信號接口電路為8路。

優(yōu)選地，所述12位AD采集電路采用雙電源供電?？刹杉?2V電壓范圍內(nèi)的模擬輸入信號，較常見的只能測單極性信號的采集板卡，測試范圍更寬。

以上僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內(nèi)。