本公開涉及計(jì)算機(jī)處理，具體涉及一種數(shù)據(jù)處理方法、裝置、系統(tǒng)及可讀介質(zhì)。

背景技術(shù)：

1、smp(symmetric?multiprocessing，對(duì)稱多處理)系統(tǒng)是指服務(wù)器中多個(gè)cpu對(duì)稱工作的系統(tǒng)，各cpu無(wú)主次或從屬關(guān)系。各cpu共享相同的物理內(nèi)存，每個(gè)cpu訪問內(nèi)存中的任何地址所需時(shí)間是相同的，因此smp也被稱為一致存儲(chǔ)器訪問結(jié)構(gòu)(uniform?memoryaccess，uma)。

2、基于smp系統(tǒng)的數(shù)據(jù)訪問，如果atccompare(atomiccompare，原子比較)失敗，在hn(home?node，主節(jié)點(diǎn))并沒有做交換數(shù)據(jù)的操作，但是還是將緩存單元中的數(shù)據(jù)無(wú)效掉了，后續(xù)如果該緩存單元還需要訪問此數(shù)據(jù)，則必須重新向hn發(fā)起請(qǐng)求讀取該數(shù)據(jù)，降低了該緩存單元對(duì)應(yīng)的處理核的處理性能。

技術(shù)實(shí)現(xiàn)思路

1、本公開提供一種數(shù)據(jù)處理方法、裝置、系統(tǒng)及可讀介質(zhì)。

2、第一方面，本公開實(shí)施例提供一種數(shù)據(jù)處理方法，包括：

3、接收第一緩存單元發(fā)送的數(shù)據(jù)交換請(qǐng)求消息，獲取數(shù)據(jù)交換請(qǐng)求中攜帶的地址信息，并確定內(nèi)存中所述地址信息對(duì)應(yīng)的第一目標(biāo)數(shù)據(jù)；

4、向所述第一緩存單元發(fā)送通知消息；

5、接收所述第一緩存單元發(fā)送的第二目標(biāo)數(shù)據(jù)和第三數(shù)據(jù)，其中，所述第三數(shù)據(jù)為與所述第一目標(biāo)數(shù)據(jù)進(jìn)行數(shù)據(jù)交換的數(shù)據(jù)，所述第二目標(biāo)數(shù)據(jù)為第二緩存單元已請(qǐng)求讀取的數(shù)據(jù)；

6、在所述第二目標(biāo)數(shù)據(jù)與所述第一目標(biāo)數(shù)據(jù)不相等的情況下，向所述第一緩存單元返回?cái)y帶有所述第三數(shù)據(jù)的數(shù)據(jù)交換響應(yīng)消息。

7、又一方面，本公開實(shí)施例還提供一種數(shù)據(jù)處理裝置，包括：一個(gè)或多個(gè)處理器；存儲(chǔ)裝置，其上存儲(chǔ)有一個(gè)或多個(gè)程序；當(dāng)所述一個(gè)或多個(gè)程序被所述一個(gè)或多個(gè)處理器執(zhí)行時(shí)，使得所述一個(gè)或多個(gè)處理器實(shí)現(xiàn)如前所述的數(shù)據(jù)處理方法。

8、又一方面，本公開實(shí)施例還提供一種數(shù)據(jù)處理系統(tǒng)，包括至少一個(gè)處理芯片，所述處理芯片包括如前所述的數(shù)據(jù)處理裝置。

9、又一方面，本公開實(shí)施例還提供一種計(jì)算機(jī)可讀介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其中，所述程序被執(zhí)行時(shí)實(shí)現(xiàn)如前所述的數(shù)據(jù)處理方法。

10、本公開實(shí)施例提供的數(shù)據(jù)處理方法，在接收到第一緩存單元發(fā)送的數(shù)據(jù)交換請(qǐng)求消息時(shí)，根據(jù)其中攜帶的地址信息確定內(nèi)存中對(duì)應(yīng)的第一目標(biāo)數(shù)據(jù)，向第一緩存單元發(fā)送通知消息以供第一緩存單元發(fā)送第二目標(biāo)數(shù)據(jù)和第三數(shù)據(jù)，其中，第三數(shù)據(jù)為與第一目標(biāo)數(shù)據(jù)進(jìn)行數(shù)據(jù)交換的數(shù)據(jù)，第二目標(biāo)數(shù)據(jù)為第二緩存單元已請(qǐng)求獲取的數(shù)據(jù)；在第二目標(biāo)數(shù)據(jù)與第一目標(biāo)數(shù)據(jù)不相等的情況下，向第一緩存單元返回?cái)y帶有第三數(shù)據(jù)的數(shù)據(jù)交換響應(yīng)消息；本公開實(shí)施例先進(jìn)行數(shù)據(jù)比較，再?zèng)Q定是否發(fā)起對(duì)其他緩存單元的數(shù)據(jù)監(jiān)聽，若數(shù)據(jù)比較不成功，不再發(fā)起對(duì)其他緩存單元的數(shù)據(jù)監(jiān)聽且其他緩存單元不再無(wú)效相應(yīng)數(shù)據(jù)，這樣就不會(huì)影響其他處理核使用該數(shù)據(jù)，從而減小總線帶寬開銷、降低芯片功耗；此外，其他處理核在訪問該數(shù)據(jù)時(shí)，可以直接從該其他緩存單元讀取該數(shù)據(jù)，無(wú)需重新訪問內(nèi)存讀取該數(shù)據(jù)，可以進(jìn)一步減小總線帶寬開銷和芯片功耗。

技術(shù)特征：

1.一種數(shù)據(jù)處理方法，其特征在于，應(yīng)用于數(shù)據(jù)處理系統(tǒng)中的數(shù)據(jù)處理裝置，所述方法包括：

2.如權(quán)利要求1所述的方法，其特征在于，在接收所述第一緩存單元發(fā)送的第二目標(biāo)數(shù)據(jù)和第三數(shù)據(jù)之后，所述方法還包括：

3.如權(quán)利要求2所述的方法，其特征在于，所述數(shù)據(jù)監(jiān)聽消息為使無(wú)效監(jiān)聽消息，所述數(shù)據(jù)監(jiān)聽響應(yīng)消息為無(wú)效狀態(tài)監(jiān)聽響應(yīng)消息。

4.如權(quán)利要求1所述的方法，其特征在于，在接收第一緩存單元發(fā)送的數(shù)據(jù)交換請(qǐng)求消息之前，所述方法還包括：

5.如權(quán)利要求1所述的方法，其特征在于，所述數(shù)據(jù)交換請(qǐng)求消息為原子比較消息，所述通知消息為數(shù)據(jù)緩存標(biāo)識(shí)響應(yīng)消息，所述數(shù)據(jù)交換響應(yīng)消息為無(wú)效狀態(tài)數(shù)據(jù)響應(yīng)消息。

6.如權(quán)利要求1-5任一項(xiàng)所述的方法，其特征在于，所述數(shù)據(jù)處理系統(tǒng)包括處理芯片、內(nèi)存、至少兩級(jí)緩存，所述處理芯片包括所述數(shù)據(jù)處理裝置，各級(jí)所述緩存包括至少一個(gè)緩存單元，所述數(shù)據(jù)處理裝置為主節(jié)點(diǎn)，或者，所述數(shù)據(jù)處理裝置為與所述第一緩存單元和所述第二緩存單元不同級(jí)的各所述緩存單元中的一個(gè)。

7.一種數(shù)據(jù)處理裝置，其中，包括：

8.一種數(shù)據(jù)處理系統(tǒng)，其特征在于，包括至少一個(gè)處理芯片，所述處理芯片包括如權(quán)利要求7所述的數(shù)據(jù)處理裝置。

9.如權(quán)利要求8所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，所述處理系統(tǒng)還包括內(nèi)存、至少兩級(jí)緩存，各級(jí)所述緩存包括至少一個(gè)緩存單元，所述數(shù)據(jù)處理裝置為主節(jié)點(diǎn)，或者，所述數(shù)據(jù)處理裝置為與所述第一緩存單元和所述第二緩存單元不同級(jí)的各所述緩存單元中的一個(gè)。

10.如權(quán)利要求8所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，所述數(shù)據(jù)處理系統(tǒng)為對(duì)稱多處理器系統(tǒng)或高速緩存一致性非均勻存儲(chǔ)訪問系統(tǒng)。

11.如權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，所述處理芯片為至少兩個(gè)，各所述處理芯片至少與另一個(gè)所述處理芯片連接，所述數(shù)據(jù)處理裝置所屬的處理芯片與所述第一緩存單元和所述第二緩存單元所屬的處理芯片相同或不同。

12.如權(quán)利要求8-11任一項(xiàng)所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，所述處理芯片為以下之一：中央處理器、圖形處理器、嵌入式神經(jīng)網(wǎng)絡(luò)處理器、數(shù)據(jù)處理器。

13.一種計(jì)算機(jī)可讀介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其中，所述程序被執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1-6任一項(xiàng)所述的數(shù)據(jù)處理方法。

技術(shù)總結(jié)
本公開提供一種數(shù)據(jù)處理方法，在接收到第一緩存單元發(fā)送的數(shù)據(jù)交換請(qǐng)求消息時(shí)，根據(jù)其中攜帶的地址信息確定內(nèi)存中對(duì)應(yīng)的第一目標(biāo)數(shù)據(jù)，向第一緩存單元發(fā)送通知消息以供第一緩存單元發(fā)送第二目標(biāo)數(shù)據(jù)和第三數(shù)據(jù)，其中，第三數(shù)據(jù)為與第一目標(biāo)數(shù)據(jù)進(jìn)行數(shù)據(jù)交換的數(shù)據(jù)，第二目標(biāo)數(shù)據(jù)為第二緩存單元已請(qǐng)求讀取的數(shù)據(jù)；在第二目標(biāo)數(shù)據(jù)與第一目標(biāo)數(shù)據(jù)不相等的情況下，向第一緩存單元返回?cái)y帶有第三數(shù)據(jù)的數(shù)據(jù)交換響應(yīng)消息；本公開實(shí)施例能夠減小總線帶寬開銷、降低芯片功耗。本公開還提供一種數(shù)據(jù)處理裝置、數(shù)據(jù)處理系統(tǒng)和可讀介質(zhì)。

技術(shù)研發(fā)人員：蘭可嘉,史光明,王浩
受保護(hù)的技術(shù)使用者：深圳市中興微電子技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6