本技術(shù)涉及芯片，尤其涉及一種乘法器、卷積電路、計(jì)算方法、芯片及電子設(shè)備。

背景技術(shù)：

1、隨著人工智能(artificial?intelligence，ai)技術(shù)的發(fā)展，越來越多的人工智能產(chǎn)品走進(jìn)人們的日常生活。在ai技術(shù)的實(shí)現(xiàn)過程，其核心主要包括兩方面：1、先進(jìn)的神經(jīng)網(wǎng)絡(luò)算法；2、提供海量硬件算力的處理器。其中，神經(jīng)網(wǎng)絡(luò)算法的計(jì)算主要為卷積計(jì)算類型。傳統(tǒng)上有兩種硬件方案實(shí)現(xiàn)卷積計(jì)算：(1)將卷積計(jì)算等價(jià)轉(zhuǎn)換為矩陣運(yùn)算，并通過設(shè)計(jì)通用神經(jīng)網(wǎng)絡(luò)處理器(neural-networkprocessing?unit，npu)，集成大量乘法器矩陣，實(shí)現(xiàn)矩陣乘法計(jì)算。(2)設(shè)計(jì)專用卷積器，直接實(shí)現(xiàn)卷積計(jì)算。其中，第一種方案為目前的主流方案。不過該種方案需要對數(shù)據(jù)進(jìn)行大量重復(fù)的讀寫操作，增加了功耗。第二種方案中的卷積器由多個(gè)乘法器和加法器構(gòu)成，多個(gè)乘法器獨(dú)立對輸入特征圖進(jìn)行乘法運(yùn)算后，再通過加法器進(jìn)行累加，得到輸出特征圖。但是，輸入特征圖中的所有數(shù)據(jù)都需要通過乘法器進(jìn)行計(jì)算，無法根據(jù)實(shí)際需求控制乘法器的功耗。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)實(shí)施例提供了一種乘法器、卷積電路、計(jì)算方法、芯片及電子設(shè)備，以解決目前的乘法器硬件電路無法對功耗進(jìn)行控制的問題。

2、為了解決上述問題，本技術(shù)實(shí)施例提供了如下技術(shù)方案：

3、第一方面，提供了一種乘法器，該乘法器包括第一預(yù)編碼器、第一編碼器組以及加法樹電路。其中，乘法器與控制線、多條權(quán)重輸入線以及多條特征輸入線耦合。第一編碼器組包括控制電路和第一編碼器。控制電路與控制線、多條特征輸入線中的至少一條特征輸入線以及第一編碼器耦合。第一編碼器還與多條權(quán)重輸入線中的一條權(quán)重輸入線和第一預(yù)編碼器耦合，且第一編碼器還耦合加法樹電路?；诖?，控制電路可以通過控制線輸入的控制信號和至少一條特征輸入線輸入的信號對第一編碼器的輸出進(jìn)行控制，從而根據(jù)實(shí)際需求控制乘法器的功耗。

4、在一種可能的實(shí)現(xiàn)方式中，上述乘法器可以與多條控制線耦合；第一編碼器組包括多個(gè)控制電路以及多個(gè)第一編碼器；其中，多個(gè)第一編碼器的權(quán)重輸入線相同，且每個(gè)控制電路與對應(yīng)的一個(gè)第一編碼器、一條控制線以及至少一條特征輸入線耦合。基于此，當(dāng)不需要所有的第一編碼器執(zhí)行動態(tài)的運(yùn)算時(shí)，可以通過多條控制線控制對應(yīng)的第一編碼器持續(xù)輸出常量，從而使多個(gè)第一編碼器的功耗為靜態(tài)功耗，進(jìn)一步降低乘法器在計(jì)算過程中的總功耗。

5、在一種可能的實(shí)現(xiàn)方式中，上述乘法器包括多個(gè)第一預(yù)編碼器以及多個(gè)第一編碼器組；每個(gè)第一預(yù)編碼器對應(yīng)一個(gè)第一編碼器組，且多個(gè)第一編碼器組中相同數(shù)位的編碼器對應(yīng)的控制線相同。基于此，通過同一控制線可以對不同編碼器組中相同數(shù)位的第一編碼器進(jìn)行控制，在降低乘法器功耗的同時(shí)可以更便捷的對多個(gè)編碼器組進(jìn)行控制。

6、在一種可能的實(shí)現(xiàn)方式中，上述控制線輸入的控制信號由乘法器的最大允許計(jì)算誤差范圍確定?；诖?，可以根據(jù)最大允許計(jì)算誤差范圍向控制線傳輸控制信號，從而滿足不同的量化需求。

7、在一種可能的實(shí)現(xiàn)方式中，控制電路通過至少一條特征輸入線輸入的信號和控制線輸入的控制信號控制第一編碼器輸出常量?；诖?，通過控制線輸入的控制信號可以控制第一編碼器只輸出常量，使第一編碼器的功耗為靜態(tài)功耗，從而降低乘法器在計(jì)算過程中的總功耗。

8、在一種可能的實(shí)現(xiàn)方式中，上述第一編碼器包括第一輸入端和第二輸入端?？刂齐娐放c第一特征輸入線和第二特征輸入線耦合，且控制電路包括第一與門和第二與門。其中，第一與門的第一輸入端和第二與門的第一輸入端均與控制線耦合。第一與門的第二輸入端與第一特征輸入線耦合。第二與門的第二輸入端與第二特征輸入線耦合。第一與門的輸出端與第一編碼器的第一輸入端耦合。第二與門的輸出端與第一編碼器的第二輸入端耦合?；诖?，控制電路可以將控制線輸入的控制信號分別與第一特征輸入線和第二特征輸入線輸入的信號進(jìn)行與邏輯運(yùn)算，從而對各個(gè)第一編碼器的輸出進(jìn)行控制。

9、在一種可能的實(shí)現(xiàn)方式中，上述第一編碼器包括第一輸入端和第二輸入端?？刂齐娐放c第一特征輸入線和第二特征輸入線耦合，且控制電路包括第一或門和第二或門。其中，第一或門的第一輸入端和第二或門的第一輸入端均與控制線耦合。第一或門的第二輸入端與第一特征輸入線耦合。第二或門的第二輸入端與第二特征輸入線耦合。第一或門的輸出端與第一編碼器的第一輸入端耦合。第二或門的輸出端與第一編碼器的第二輸入端耦合。基于此，控制電路可以將控制線輸入的控制信號分別與第一特征輸入線和第二特征輸入線輸入的信號進(jìn)行或邏輯運(yùn)算，從而對各個(gè)第一編碼器的輸出進(jìn)行控制。

10、在一種可能的實(shí)現(xiàn)方式中，上述第一編碼器包括第一輸入端和第二輸入端?？刂齐娐放c第一特征輸入線和第二特征輸入線耦合，且控制電路包括第一開關(guān)和第二開關(guān)。其中，第一特征輸入線通過第一開關(guān)與第一編碼器的第一輸入端耦合。第二特征輸入線通過第二開關(guān)與第一編碼器的第二輸入端耦合。第一開關(guān)的受控端和第二開關(guān)的受控端還與控制線耦合?；诖耍梢酝ㄟ^控制線輸入的控制信號控制第一開關(guān)和第二開關(guān)的通斷狀態(tài)，從而對第一編碼器的輸出進(jìn)行控制。

11、在一種可能的實(shí)現(xiàn)方式中，第一編碼器包括第一輸入端和第二輸入端；控制電路與第一特征輸入線耦合，且控制電路可以包括第三與門。其中，第三與門的第一輸入端與控制線耦合。第三與門的第二輸入端與第一特征輸入線耦合。第一編碼器包括第一輸入端和第二輸入端。第一編碼器的第一輸入端和第二輸入端均與第三與門的輸出端耦合?；诖?，控制電路也可以將控制線輸入的信號與第一特征輸入線輸入的信號進(jìn)行與邏輯運(yùn)算，從而對第一編碼器的輸出進(jìn)行控制。

12、在一種可能的實(shí)現(xiàn)方式中，第一編碼器包括第一輸入端和第二輸入端?？刂齐娐放c第一特征輸入線耦合，且控制電路包括第三或門。其中，第三或門的第一輸入端與控制線耦合。第三或門的第二輸入端與第一特征輸入線耦合。第一編碼器包括第一輸入端和第二輸入端。第一編碼器的第一輸入端和第二輸入端均與第三或門的輸出端耦合?；诖耍刂齐娐芬部梢詫⒖刂凭€輸入的信號與第一特征輸入線輸入的信號進(jìn)行或邏輯運(yùn)算，從而對第一編碼器的輸出進(jìn)行控制。

13、在一種可能的實(shí)現(xiàn)方式中，第一編碼器包括第一輸入端和第二輸入端?？刂齐娐放c第一特征輸入線耦合，且控制電路包括第三開關(guān)。其中，第一編碼器的第一輸入端和第二輸入端均通過第三開關(guān)與第一特征輸入線耦合。第三開關(guān)的受控端還與控制線耦合?；诖耍梢酝ㄟ^控制線輸入的控制信號控制第三開關(guān)的通斷狀態(tài)，從而對第一編碼器的輸出進(jìn)行控制。

14、在一種可能的實(shí)現(xiàn)方式中，上述加法樹電路的輸出端還可以耦合補(bǔ)償加法電路。通過補(bǔ)償加法電路，可以根據(jù)接收的補(bǔ)償數(shù)據(jù)對加法樹電路輸出的數(shù)據(jù)進(jìn)行誤差補(bǔ)償。

15、在一種可能的實(shí)現(xiàn)方式中，上述乘法器還包括寄存器電路。其中，寄存器電路包括多個(gè)寄存器，多條權(quán)重輸入線中的各條權(quán)重輸入線、多條特征輸入線中的各條特征輸入線以及控制線分別與寄存器電路中的一個(gè)寄存器耦合?；诖耍ㄟ^寄存器電路可以將傳輸至權(quán)重輸入線、特征輸入線以及控制線的信號進(jìn)行緩存后再傳輸，從而更好的滿足高速運(yùn)算環(huán)境下的需求。

16、第二方面，提供了一種卷積電路，該卷積電路包括多個(gè)上述第一方面中任一種可能的實(shí)現(xiàn)方式中的乘法器，以及與多個(gè)乘法器耦合的第一加法器。

17、在一種可能的實(shí)現(xiàn)方式中，上述卷積電路還包括與第一加法器耦合的第二加法器。該第二加法器還與存儲器耦合。其中，第二加法器可以根據(jù)存儲器存儲的補(bǔ)償數(shù)據(jù)對第一加法器輸出的數(shù)據(jù)進(jìn)行誤差補(bǔ)償。

18、在一種可能的實(shí)現(xiàn)方式中，多個(gè)乘法器中相同數(shù)位的第一編碼器對應(yīng)的控制線相同。

19、第三方面，提供了一種應(yīng)用于上述乘法器的計(jì)算方法，該方法的執(zhí)行時(shí)可以先接收控制指令；該控制指令用于指示第一編碼器輸出常量。然后，根據(jù)控制指令向控制線輸入控制信號。最后，響應(yīng)于上述控制信號，控制電路控制第一編碼器輸出常量。

20、在一種可能的實(shí)現(xiàn)方式中，上述方法還包括：獲取第一補(bǔ)償數(shù)據(jù)。然后，將第一補(bǔ)償數(shù)據(jù)發(fā)送至補(bǔ)償加法電路，通過補(bǔ)償加法電路對加法樹電路輸出的數(shù)據(jù)進(jìn)行誤差補(bǔ)償。

21、在一種可能的實(shí)現(xiàn)方式中，上述控制信號可以由乘法器的最大允許計(jì)算誤差范圍確定。

22、第四方面，提供了一種計(jì)算機(jī)可讀存儲介質(zhì)，該計(jì)算機(jī)可讀存儲介質(zhì)中存儲有計(jì)算機(jī)程序指令。該計(jì)算機(jī)程序指令被處理器執(zhí)行時(shí)，可以實(shí)現(xiàn)上述第三方面中任一種可能的實(shí)現(xiàn)方式中的方法。

23、第五方面，提供了一種芯片，該芯片包括電路板以及設(shè)置在電路板上的如上述第二方面中任一種可能的實(shí)現(xiàn)方式中的卷積電路，或者如上述第一方面中任一種可能的實(shí)現(xiàn)方式中的乘法器。

24、第六方面，提供了一種電子設(shè)備，包括存儲器，以及與存儲器耦合的上述第五方面中的芯片。

25、第七方面，提供了一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品被處理器執(zhí)行時(shí)可以實(shí)現(xiàn)上述第三方面中任一種可能的實(shí)現(xiàn)方式中的方法。

26、其中，上述第二方面至第七方面所能帶來的技術(shù)效果可參見上述第一方面，此處不再贅述。