本申請涉及總線轉(zhuǎn)換，尤其涉及一種axi4總線轉(zhuǎn)avalon總線的方法和電子設(shè)備。

背景技術(shù)：

1、avalon內(nèi)存映射接口(memory?mapped?interface，avalon-mm)是一種基于內(nèi)存映射且傳輸時需要提供要操作的內(nèi)存地址的總線接口，由現(xiàn)場可編程邏輯門陣列(fieldprogrammable?gate?array，fpga)廠商intel或altera提出。高級可擴展接口stream(advanced?extensible?interface，axi4-stream)是面向流的傳輸，不涉及到內(nèi)存地址的總線接口，由fpga廠商amd或xilinx提出。

2、在fpga內(nèi)部互聯(lián)總線采用axi-stream總線時，基于avalon-mm總線接口的國際互聯(lián)協(xié)議(internet?protocol，ip)無法直接使用，需要進行總線接口轉(zhuǎn)換。fpga廠商雖然提供總線接口轉(zhuǎn)換ip，但主要針對基于內(nèi)存映射的avalon-mm與axi4-mm，或者，面向數(shù)據(jù)流的avalon-stream與axi4-stream之間的總線接口轉(zhuǎn)換。

3、但是，fpga片間高速通信，通常采用串行高速收發(fā)器作為物理傳輸鏈路，并基于axi4-stream總線接口協(xié)議進行數(shù)據(jù)傳輸。當兩片或多片fpga通過上述方式進行數(shù)據(jù)傳輸，而兩片fpga中存在不同總線接口設(shè)備進行通信時，通常需要將設(shè)備總線接口轉(zhuǎn)換為相同的axi4-stream總線接口，才可以進行通信。

4、例如，主設(shè)備為axi4-mm總線接口，從設(shè)備為avalon-mm總線接口，主設(shè)備若要訪問從設(shè)備，傳統(tǒng)的總線轉(zhuǎn)換方法為：在主設(shè)備側(cè)將axi4-mm總線接口轉(zhuǎn)換為axi4-stream總線接口，而在從設(shè)備側(cè)，則先將axi4-stream接口轉(zhuǎn)換為axi4-mm總線接口，再將axi4-mm接口轉(zhuǎn)換為avalon-mm總線接口。

5、傳統(tǒng)的總線轉(zhuǎn)換方法，需要經(jīng)過多次總線接口的轉(zhuǎn)換，每一次接口轉(zhuǎn)換要消耗fpga內(nèi)一定的邏輯資源，并且總線接口轉(zhuǎn)換也會帶來傳輸上的延遲，影響數(shù)據(jù)傳輸速率。

技術(shù)實現(xiàn)思路

1、本申請示例性的實施方式中提供一種axi4總線轉(zhuǎn)avalon總線的方法和設(shè)備，用以降低接口轉(zhuǎn)換過程中消耗的邏輯資源，提高數(shù)據(jù)傳輸速率。

2、根據(jù)示例性的實施方式中的第一方面，提供一種axi4總線轉(zhuǎn)avalon總線的方法，該方法應(yīng)用于第一設(shè)備，第一設(shè)備的總線接口包括axi4-stream總線發(fā)送接口和axi4-stream總線接收接口，第二設(shè)備的總線接口為avalon-mm總線接口；第一設(shè)備包括接口轉(zhuǎn)換模塊，方法包括：

3、接口轉(zhuǎn)換模塊通過axi4-stream總線發(fā)送接口，接收來自第二設(shè)備的傳輸指令；

4、接口轉(zhuǎn)換模塊識別傳輸指令的類型；

5、若傳輸指令為寫操作指令，則接口轉(zhuǎn)換模塊按照avalon-mm總線接口協(xié)議規(guī)范輸出寫操作指令和寫數(shù)據(jù)；

6、若傳輸指令為讀操作指令，則接口轉(zhuǎn)換模塊按照avalon-mm總線接口協(xié)議規(guī)范輸出讀操作指令并獲取讀數(shù)據(jù)，并按照axi4-stream總線接口協(xié)議規(guī)范，通過axi4-stream總線接收接口輸出讀數(shù)據(jù)。

7、根據(jù)示例性的實施方式中的第二方面，提供一種電子設(shè)備，該電子設(shè)備為第一設(shè)備，第一設(shè)備的總線接口包括axi4-stream總線發(fā)送接口和axi4-stream總線接收接口，第二設(shè)備的總線接口為avalon-mm總線接口，第一設(shè)備包括接口轉(zhuǎn)換模塊，接口轉(zhuǎn)換模塊包括處理器和收發(fā)器：

8、收發(fā)器，被配置為執(zhí)行：

9、通過axi4-stream總線發(fā)送接口，接收來自第二設(shè)備的傳輸指令；

10、處理器，被配置為執(zhí)行：

11、識別傳輸指令的類型；

12、若傳輸指令為寫操作指令，則按照avalon-mm總線接口協(xié)議規(guī)范輸出寫操作指令和寫數(shù)據(jù)；

13、若傳輸指令為讀操作指令，則按照avalon-mm總線接口協(xié)議規(guī)范輸出讀操作指令并獲取讀數(shù)據(jù)，并通過axi4-stream總線接收接口按照axi4-stream總線接口協(xié)議規(guī)范輸出讀數(shù)據(jù)。

14、根據(jù)示例性的實施方式中的第三方面，提供一種接口轉(zhuǎn)換模塊，應(yīng)用于第一設(shè)備，第一設(shè)備的總線接口包括axi4-stream總線發(fā)送接口和axi4-stream總線接收接口，第二設(shè)備的總線接口為avalon-mm總線接口。該接口轉(zhuǎn)換模塊包括：

15、數(shù)據(jù)傳輸單元，用于：通過axi4-stream總線發(fā)送接口，接收來自第二設(shè)備的傳輸指令；

16、識別單元，用于識別傳輸指令的類型；

17、數(shù)據(jù)傳輸單元，還用于：若傳輸指令為寫操作指令，則按照avalon-mm總線接口協(xié)議規(guī)范輸出寫操作指令和寫數(shù)據(jù)；

18、數(shù)據(jù)傳輸單元，還用于：若傳輸指令為讀操作指令，則按照avalon-mm總線接口協(xié)議規(guī)范輸出讀操作指令并獲取讀數(shù)據(jù)，并通過axi4-stream總線接收接口按照axi4-stream總線接口協(xié)議規(guī)范輸出讀數(shù)據(jù)。

19、根據(jù)示例性的實施方式中的第四方面，提供一種計算機存儲介質(zhì)，計算機存儲介質(zhì)中存儲有計算機程序指令，當指令在計算機上運行時，使得計算機執(zhí)行如第一方面的axi4總線轉(zhuǎn)avalon總線的方法。

20、本申請實施例，面對axi4-stream總線接口無法訪問avalon-mm總線接口設(shè)備的問題，在第一設(shè)備(從設(shè)備)端，設(shè)置了接口轉(zhuǎn)換模塊，該接口轉(zhuǎn)換模塊可以通過axi4-stream總線發(fā)送接口，接收來自第二設(shè)備(主設(shè)備)的傳輸指令，先識別傳輸指令為寫操作指令還是讀操作指令。在傳輸指令為寫操作指令時，接口轉(zhuǎn)換模塊按照avalon-mm總線接口協(xié)議規(guī)范輸出寫操作指令和寫數(shù)據(jù)；在傳輸指令為讀操作指令時，按照avalon-mm總線接口協(xié)議規(guī)范輸出讀操作指令并獲取讀數(shù)據(jù)，并通過axi4-stream總線接收接口按照axi4-stream總線接口協(xié)議規(guī)范輸出讀數(shù)據(jù)。與傳統(tǒng)總線接口轉(zhuǎn)換方法相比，減少了接口轉(zhuǎn)換所消耗的邏輯資源和協(xié)議轉(zhuǎn)換產(chǎn)生的傳輸延遲，提高了傳輸效率。

技術(shù)特征：

1.一種axi4總線轉(zhuǎn)avalon總線的方法，其特征在于，應(yīng)用于第一設(shè)備，所述第一設(shè)備的總線接口包括axi4-stream總線發(fā)送接口和axi4-stream總線接收接口，第二設(shè)備的總線接口為avalon-mm總線接口；所述第一設(shè)備包括接口轉(zhuǎn)換模塊，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接口轉(zhuǎn)換模塊識別所述傳輸指令的類型之前，所述方法還包括：

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述接口轉(zhuǎn)換模塊識別所述傳輸指令的類型，包括：

4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述接口轉(zhuǎn)換模塊按照avalon-mm總線接口協(xié)議規(guī)范輸出所述寫操作指令和寫數(shù)據(jù)，包括：

5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述接口轉(zhuǎn)換模塊按照所述avalon-mm總線接口協(xié)議規(guī)范輸出所述讀操作指令并獲取讀數(shù)據(jù)，并按照axi4-stream總線接口協(xié)議規(guī)范，通過所述axi4-stream總線接收接口輸出所述讀數(shù)據(jù)，包括：

6.根據(jù)權(quán)利要求1～5任一項所述的方法，其特征在于，所述接口轉(zhuǎn)換模塊識別所述傳輸指令的類型之前，所述方法還包括：

7.根據(jù)權(quán)利要求1～5任一項所述的方法，其特征在于，所述按照axi4-stream總線接口協(xié)議規(guī)范，通過所述axi4-stream總線接收接口輸出所述讀數(shù)據(jù)之后，所述方法還包括：

8.一種電子設(shè)備，其特征在于，所述電子設(shè)備的總線接口包括axi4-stream總線發(fā)送接口和axi4-stream總線接收接口，第二設(shè)備的總線接口為avalon-mm總線接口，所述電子設(shè)備包括接口轉(zhuǎn)換模塊，所述接口轉(zhuǎn)換模塊包括處理器和收發(fā)器：

9.根據(jù)權(quán)利要求8所述的電子設(shè)備，其特征在于，在識別所述傳輸指令的類型之前，所述處理器還被配置為執(zhí)行：

10.根據(jù)權(quán)利要求9所述的電子設(shè)備，其特征在于，所述處理器具體被配置為執(zhí)行：

技術(shù)總結(jié)
本申請公開了一種AXI4總線轉(zhuǎn)Avalon總線的方法和電子設(shè)備，應(yīng)用于第一設(shè)備，第一設(shè)備的總線接口包括AXI4?Stream總線發(fā)送接口和總線接收接口，第二設(shè)備的總線接口為Avalon?MM總線接口。方法包括：第一設(shè)備中的接口轉(zhuǎn)換模塊通過第一設(shè)備的總線發(fā)送接口，接收來自第二設(shè)備的傳輸指令；識別傳輸指令的類型；若傳輸指令為寫操作指令，則按照第二設(shè)備的總線接口協(xié)議規(guī)范輸出寫操作指令和寫數(shù)據(jù)；若傳輸指令為讀操作指令，則按照第二設(shè)備的總線接口協(xié)議規(guī)范輸出讀操作指令并獲取讀數(shù)據(jù)，并通過第一設(shè)備的總線接收接口按照第一設(shè)備的總線接口協(xié)議規(guī)范輸出讀數(shù)據(jù)。用以降低接口轉(zhuǎn)換過程中消耗的邏輯資源，提高數(shù)據(jù)傳輸速率。

技術(shù)研發(fā)人員：徐恒,石永彪,謝志宇
受保護的技術(shù)使用者：青島海信醫(yī)療設(shè)備股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6